[發明專利]半導體器件及其制造方法

在審

• 申請號: 202011486066.8
• 申請日: 2020-12-16
• 公開（公告）號: CN112614775A
• 公開（公告）日: 2021-04-06
• 發明（設計）人: 劉麗媛;喬夫龍;康天晨;趙劉明
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/033
• 分類號: H01L21/033
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供了一種半導體器件及其制造方法，應用于半導體領域。在本發明提供的半導體器件的制造方法中，通過采用多步刻蝕的方法在芯軸結構的側壁上形成側墻的過程，從而實現了在逐步形成側墻的同時，及時修正側墻的形貌，進而保證了所形成的側墻的垂直形貌和奇偶均勻性，之后再以該垂直對稱形貌的側墻為掩膜完成后續的刻蝕工藝，以在待圖形化層中形成形貌一致的目標圖形，從而提高了半導體器件的奇偶均勻性。

技術領域

本發明涉及半導體制造領域，特別涉及一種半導體器件及其制造方法。

背景技術

隨著集成電路技術的不斷發展，半導體器件的尺寸越來越小，對工藝的要求也越來越高，常規的工藝已經無法滿足器件的需求。當半導體制造技術進入24nm及以下技術節點之后，通過光刻難以定義圖形尺寸而需要采用自對準雙重圖形工藝(Self-AlignedDouble Patterning，SADP工藝)。這種工藝，首先形成芯軸結構，然后在芯軸結構上沉積一層一定厚度的側壁間隔層，再對該側壁間隔層進行一次干法刻蝕工藝，從而形成側墻結構。之后，再將芯軸結構移除掉之后，以剩余的側墻結構來定義后續圖形的關鍵尺寸。常規的SADP核心的工藝在于核心刻蝕，要求形貌垂直，并且線寬尺寸滿足要求。

但是，在常規的SADP工藝形成芯軸結構兩側的側墻的過程中，由于芯軸結構掩埋在側壁間隔層之內，從而導致在對側壁間隔層進行干法刻蝕的時候，部分側壁間隔層與芯軸結構直接接觸，從而形成垂直的結構，而與芯軸結構不接觸的側墻的外側則容易發生變形，形成非垂直形狀的側墻，并且，芯軸結構兩側的側墻還是非對稱的形貌，如圖1所示，這將會導致下層材料刻蝕過程中逐步傳導并放大這種非對稱形貌，影響最終目標圖形層(待圖形化層)的形貌及奇偶均勻性。

發明內容

本發明的目的在于提供一種半導體器件及其制造方法，以實現降低由于側墻的非垂直形貌導致后續在待圖形化層中形成的圖形形貌不一致的目的。

為解決上述技術問題，本發明提供一種半導體器件的制造方法，所述制造方法包括：

提供一半導體襯底，在所述半導體襯底的表面上依次形成有待圖形化層和無定形硅層，以及在所述無定形硅層上還形成有多個分立的芯軸結構；

在所述芯軸結構和所述無定形硅層上覆蓋側壁間隔層，并采用第一次刻蝕工藝刻蝕所述側壁間隔層，以在所述芯軸結構的側壁上形成初始側墻；

采用第二次刻蝕工藝回刻蝕所述芯軸結構，以去除部分厚度的所述芯軸結構，并暴露出所述初始側墻的頂部；

采用第三次刻蝕工藝刻蝕所述初始側墻被暴露的頂部和側壁，以將所述芯軸結構兩側的初始側墻修整為圓頂且奇偶對稱的垂直側墻；

以所述垂直側墻為掩膜，刻蝕所述無定形硅層和所述待圖形化層，以在所述待圖形化層中形成所需圖形。

可選的，所述待圖形化層可以為柵極材料層，所述柵極材料層自上而下依次可以包括第一氧化物層、氮化硅層、控制柵層、柵間介質層、浮柵層和浮柵氧化層，所述待圖形化層用于形成NAND快閃存儲器的存儲單元。

可選的，所述側壁間隔層的材料包括氮化硅，所述芯軸結構包括第二氧化物層和刻蝕停止層。

可選的，所述第一次刻蝕工藝和第三次刻蝕工藝可以為干法刻蝕工藝，第二次刻蝕工藝可以包括濕法刻蝕。

可選的，基于預設的終點檢測策略，確定所述第一次刻蝕工藝的刻蝕劑量，以暴露出所述芯軸結構的頂面。

可選的，所述第一次刻蝕工藝還同時去除至少部分所述相鄰所述芯軸結構之間暴露出的所述無定形硅層的表面上的側壁間隔層。

可選的，當在所述第一次刻蝕工藝之后，在所述相鄰所述芯軸結構之間暴露出的所述無定形硅層的表面上剩余部分厚度的側壁間隔層時，所述第三次刻蝕工藝還同時去除所述無定形硅層的表面上剩余部分厚度的側壁間隔層，以暴露出所述無定形硅層的頂表面。