[發明專利]一種提高電阻一致性的低功耗相變存儲器寫驅動電路

在審

• 申請號: 202011486054.5
• 申請日: 2020-12-16
• 公開（公告）號: CN112614525A
• 公開（公告）日: 2021-04-06
• 發明（設計）人: 張光明;雷宇;陳后鵬;宋志棠
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 上海泰能知識產權代理事務所(普通合伙) 31233
• 代理人: 錢文斌;黃志達

1.一種提高電阻一致性的低功耗相變存儲器寫驅動電路，其特征在于，包括：振蕩器、寫信號處理電路、電流鏡隔離電路、電流鏡開關電路、脈沖控制電路和電流源電路；所述振蕩器分別與所述寫信號處理電路和脈沖控制電路相連，用于產生一個固定頻率的時鐘信號；

所述電流鏡開關電路與所述脈沖控制電路相連，用于控制所述電流鏡隔離電路的打開和關斷；

所述電流鏡隔離電路產生一個電流源偏置電壓VWB給所述電流源電路；

所述寫信號處理電路分別與所述振蕩器和脈沖控制電路相連，用于將外部輸入的寫使能信號WE_與所述振蕩器產生的時鐘信號進行比較，并根據比較結果產生使能信號WEP_提供給所述脈沖控制電路，以保證所述電流鏡隔離電路的預充電時間；

所述脈沖控制電路由所述使能信號WEP_觸發，利用所述振蕩器產生的時鐘信號和邏輯電路產生控制信號，控制所述電流源電路中不同支路的打開和關斷；

所述電流源電路根據所述電流鏡隔離電路提供的偏置電壓VWB和所述脈沖控制電路提供的控制信號產生寫電流脈沖。

2.根據權利要求1所述的提高電阻一致性的低功耗相變存儲器寫驅動電路，其特征在于，所述電流鏡開關電路在存儲器上電后第一次寫操作時，使用寫使能信號WE_控制所述電流鏡隔離電路的打開和關斷；后續寫操作時，使用所述脈沖控制電路輸出的寫脈沖使能WPLS控制所述電流鏡隔離電路的打開和關斷。

3.根據權利要求1所述的提高電阻一致性的低功耗相變存儲器寫驅動電路，其特征在于，所述寫信號處理電路在存儲器上電后外部輸入的第一次寫使能信號WE_到來時，將寫使能信號WE_與時鐘信號進行對比；若寫使能信號WE_下降沿到來時，時鐘信號處于低電平，將寫使能信號WE_延時后產生使能信號WEP_給所述脈沖控制電路；若WE_下降沿到來時，CLK處于高電平，則將寫使能信號WE_作為使能信號WEP_。

4.根據權利要求1所述的提高電阻一致性的低功耗相變存儲器寫驅動電路，其特征在于，所述電流鏡隔離電路與基準產生電路相連，所述基準產生電路用于產生一個基準信號，所述電流鏡隔離電路根據所述基準信號產生一個電流源偏置電壓VWB以減小電流源電路中不同支路的控制開關導致的電荷饋通對偏置電壓VWB的影響。

5.根據權利要求1所述的提高電阻一致性的低功耗相變存儲器寫驅動電路，其特征在于，所述寫信號處理電路是通過邏輯電路、傳輸門、觸發器、鎖存器或寄存器構成的電路。

6.根據權利要求1所述的提高電阻一致性的低功耗相變存儲器寫驅動電路，其特征在于，所述電流鏡開關電路是通過邏輯電路、傳輸門、觸發器、鎖存器或寄存器構成的電路。

7.根據權利要求1所述的提高電阻一致性的低功耗相變存儲器寫驅動電路，其特征在于，所述脈沖控制電路包括計數器電路、比較器電路、分頻器電路和邏輯修調電路；所述計數器電路用于計算時鐘信號上升沿或下降沿的個數，所述比較器用于將計數器的輸出與設置的脈沖時間長度修調信號對比，確定所述電流源電路中不同支路的控制信號的打開時間長度；所述分頻器電路用于產生多個不同頻率的時鐘信號來修調電流脈沖階梯時間；所述邏輯修調電路根據設置的脈沖高度修調信號，確定所述電流源電路中不同支路的控制信號的打開個數。

8.根據權利要求1所述的提高電阻一致性的低功耗相變存儲器寫驅動電路，其特征在于，所述脈沖控制電路將寫脈沖使能信號WPLS同時提供給所述寫信號處理電路和所述電流鏡開關電路，使寫信號處理電路和電流鏡開關電路只在存儲器上電后第一次寫操作進行寫使能信號WE_延時和使用寫使能信號WE_控制所述電流鏡隔離電路的開關，在后續的寫操作不對寫使能信號WE_進行延時，且由寫脈沖使能信號WPLS控制所述電流鏡隔離電路的開關。