[發明專利]一種用于可重構神經網絡處理器的路由結構有效
| 申請號: | 202011481685.8 | 申請日: | 2020-12-15 |
| 公開(公告)號: | CN113159302B | 公開(公告)日: | 2022-07-19 |
| 發明(設計)人: | 黃科杰;周開寧;何揚槊 | 申請(專利權)人: | 浙江大學 |
| 主分類號: | G06N3/063 | 分類號: | G06N3/063;G06N3/04;G06N3/08 |
| 代理公司: | 杭州求是專利事務所有限公司 33200 | 代理人: | 林超 |
| 地址: | 310058 浙江*** | 國省代碼: | 浙江;33 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 用于 可重構 神經網絡 處理器 路由 結構 | ||
1.一種用于可重構神經網絡處理器的路由結構,其特征在于:
包含至少一個NoC基本陣列Array,每一個陣列Array主要有多個組片Tile排布組成,每一個NoC基本陣列Array用于神經網絡中一層卷積層的計算,組片Tile的數量為卷積層的卷積核Ker長或寬尺寸K的平方,即一個NoC基本陣列Array由K2個組片Tile組成;
多個組片Tile以單列、單行或者行列陣列排布:
在多個組片Tile以單列或者單行排布情況下,每列/行的相鄰組片Tile之間連接并依次數據傳遞;
在多個組片Tile以行列陣列排布情況下,每列的相鄰組片Tile之間連接并依次數據傳遞形成一列組片組,然后在相鄰列組片組之間連接并平行雙向傳遞數據;
每個輸入特征圖像路由模塊Rifm的輸入端與和自身所在組片Tile前一個相鄰的組片Tile中的輸入特征圖像路由模塊Rifm的輸出端相連,輸入特征圖像路由模塊Rifm的第一輸出端與和自身所在組片Tile后一個相鄰的組片Tile中的輸入特征圖像路由模塊Rifm的輸入端相連,輸入特征圖像路由模塊Rifm間的數據傳輸進行握手傳輸以保證數據收發的同步,輸入特征圖像路由模塊Rifm的第二輸出端與自身所在組片Tile中的存內計算模塊PE的相連;
所述的輸入特征圖像路由模塊Rifm包含特征本地計數器cnt和輸入輸出控制器,特征本地計數器cnt在輸入特征圖像路由模塊Rifm開始接收到數據后開始計數,計數結果提供作為相對時間;圖像中單像素數據輸入到輸入輸出控制器,輸入輸出控制器實時根據特征本地計數器cnt的計數結果,與輸入到神經網絡一層卷積層中的輸入圖像的尺寸H進行判斷當前時刻是否向存內計算模塊PE和輸入特征圖像路由模塊Rifm發送數據;特征本地計數器cnt的計數結果除以尺寸H的余數,若余數在0-H-K+1之間,K表示卷積層的卷積核Ker的長或寬尺寸,則輸入輸出控制器向存內計算模塊PE發送單像素數據,輸入輸出控制器同時將單像素數據輸出發送到和自身輸入特征圖像路由模塊Rifm下一相鄰的輸入特征圖像路由模塊Rifm中;
所述的存內計算模塊PE包含數模轉換電路和存內計算器,數模轉換電路從輸入特征圖像路由模塊Rifm的輸入輸出控制器接收單像素數據,數模轉換電路將輸入的數字信號轉換為模擬信號,發送到存內計算器進行乘累加運算,再將運算結果轉換為數字信號輸出到部分和路由模塊Rps;每個部分和路由模塊Rps的第一輸入端與和自身所在組片Tile前一個相鄰的組片Tile中的部分和路由模塊Rps的輸出端相連,部分和路由模塊Rps的輸出端與和自身所在組片Tile后一個相鄰的組片Tile中的輸部分和路由模塊Rps的輸入端相連,部分和路由模塊Rps間的數據傳輸進行握手傳輸以保證數據收發的同步,部分和路由模塊Rps的第二輸入端與自身所在組片Tile中的存內計算模塊PE的相連;
所述的部分和路由模塊Rps包含加和本地計數器cnt、控制字調度表ctrlwd、緩存、加法器、輸入輸出控制器和譯碼器;
所述的緩存分為兩部分,分別儲存待求和的部分和與分組和;
所述的控制字調度表ctrlwd用于儲存部分和路由模塊Rps進行求和計算以及數據收發時所需的指令,控制字指令在初始化階段,根據輸入神經網絡的尺寸生成;
所述的加法器用于對滑動窗中每一格的乘積結果進行求和;
所述的譯碼器,根據本地計數器計數結果,從控制字調度表取出當前時刻所需指令,再由譯碼器控制部分和路由模塊Rps的輸入輸出、求和、儲存操作;加和本地計數器cnt在部分和路由模塊Rps開始接收到數據后開始計數,計數結果提供作為相對時間并輸入譯碼器,譯碼器根據相對時間從控制字調度表提取指令并進行譯碼,然后按照譯碼結果控制加法器讀取緩存的數據進行加和,獲得結果后發送到輸入輸出控制器;譯碼器從存內計算模塊PE的存內計算器接收乘累加結果數據,并根據和自身部分和路由模塊Rps上一相鄰的部分和路由模塊Rps中的譯碼器發送過來的部分和與分組和數據,處理后輸出到和自身部分和路由模塊Rps下一相鄰的部分和路由模塊Rps的部分和與分組和數據。
2.根據權利要求1所述的一種用于可重構神經網絡處理器的路由結構,其特征在于:每一個組片Tile包括依次連接的輸入特征圖像路由模塊Rifm、存內計算模塊PE與部分和路由模塊Rps;相鄰組片Tile的輸入特征圖像路由模塊Rifm連接,相鄰組片Tile的部分和路由模塊Rps連接。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于浙江大學,未經浙江大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011481685.8/1.html,轉載請聲明來源鉆瓜專利網。





