[發(fā)明專利]一種用于可重構(gòu)神經(jīng)網(wǎng)絡(luò)處理器的路由結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 202011481685.8
• 申請(qǐng)日: 2020-12-15
• 公開(kāi)（公告）號(hào): CN113159302B
• 公開(kāi)（公告）日: 2022-07-19
• 發(fā)明（設(shè)計(jì)）人: 黃科杰;周開(kāi)寧;何揚(yáng)槊
• 申請(qǐng)（專利權(quán)）人: 浙江大學(xué)
• 主分類號(hào): G06N3/063
• 分類號(hào): G06N3/063;G06N3/04;G06N3/08
• 代理公司: 杭州求是專利事務(wù)所有限公司 33200
• 代理人: 林超

1.一種用于可重構(gòu)神經(jīng)網(wǎng)絡(luò)處理器的路由結(jié)構(gòu)，其特征在于：

包含至少一個(gè)NoC基本陣列Array，每一個(gè)陣列Array主要有多個(gè)組片Tile排布組成，每一個(gè)NoC基本陣列Array用于神經(jīng)網(wǎng)絡(luò)中一層卷積層的計(jì)算，組片Tile的數(shù)量為卷積層的卷積核Ker長(zhǎng)或?qū)挸叽鏚的平方，即一個(gè)NoC基本陣列Array由K²個(gè)組片Tile組成；

多個(gè)組片Tile以單列、單行或者行列陣列排布：

在多個(gè)組片Tile以單列或者單行排布情況下，每列/行的相鄰組片Tile之間連接并依次數(shù)據(jù)傳遞；

在多個(gè)組片Tile以行列陣列排布情況下，每列的相鄰組片Tile之間連接并依次數(shù)據(jù)傳遞形成一列組片組，然后在相鄰列組片組之間連接并平行雙向傳遞數(shù)據(jù)；

每個(gè)輸入特征圖像路由模塊Rifm的輸入端與和自身所在組片Tile前一個(gè)相鄰的組片Tile中的輸入特征圖像路由模塊Rifm的輸出端相連，輸入特征圖像路由模塊Rifm的第一輸出端與和自身所在組片Tile后一個(gè)相鄰的組片Tile中的輸入特征圖像路由模塊Rifm的輸入端相連，輸入特征圖像路由模塊Rifm間的數(shù)據(jù)傳輸進(jìn)行握手傳輸以保證數(shù)據(jù)收發(fā)的同步，輸入特征圖像路由模塊Rifm的第二輸出端與自身所在組片Tile中的存內(nèi)計(jì)算模塊PE的相連；

所述的輸入特征圖像路由模塊Rifm包含特征本地計(jì)數(shù)器cnt和輸入輸出控制器，特征本地計(jì)數(shù)器cnt在輸入特征圖像路由模塊Rifm開(kāi)始接收到數(shù)據(jù)后開(kāi)始計(jì)數(shù)，計(jì)數(shù)結(jié)果提供作為相對(duì)時(shí)間；圖像中單像素?cái)?shù)據(jù)輸入到輸入輸出控制器，輸入輸出控制器實(shí)時(shí)根據(jù)特征本地計(jì)數(shù)器cnt的計(jì)數(shù)結(jié)果，與輸入到神經(jīng)網(wǎng)絡(luò)一層卷積層中的輸入圖像的尺寸H進(jìn)行判斷當(dāng)前時(shí)刻是否向存內(nèi)計(jì)算模塊PE和輸入特征圖像路由模塊Rifm發(fā)送數(shù)據(jù)；特征本地計(jì)數(shù)器cnt的計(jì)數(shù)結(jié)果除以尺寸H的余數(shù)，若余數(shù)在0-H-K+1之間，K表示卷積層的卷積核Ker的長(zhǎng)或?qū)挸叽纾瑒t輸入輸出控制器向存內(nèi)計(jì)算模塊PE發(fā)送單像素?cái)?shù)據(jù)，輸入輸出控制器同時(shí)將單像素?cái)?shù)據(jù)輸出發(fā)送到和自身輸入特征圖像路由模塊Rifm下一相鄰的輸入特征圖像路由模塊Rifm中；

所述的存內(nèi)計(jì)算模塊PE包含數(shù)模轉(zhuǎn)換電路和存內(nèi)計(jì)算器，數(shù)模轉(zhuǎn)換電路從輸入特征圖像路由模塊Rifm的輸入輸出控制器接收單像素?cái)?shù)據(jù)，數(shù)模轉(zhuǎn)換電路將輸入的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，發(fā)送到存內(nèi)計(jì)算器進(jìn)行乘累加運(yùn)算，再將運(yùn)算結(jié)果轉(zhuǎn)換為數(shù)字信號(hào)輸出到部分和路由模塊Rps；每個(gè)部分和路由模塊Rps的第一輸入端與和自身所在組片Tile前一個(gè)相鄰的組片Tile中的部分和路由模塊Rps的輸出端相連，部分和路由模塊Rps的輸出端與和自身所在組片Tile后一個(gè)相鄰的組片Tile中的輸部分和路由模塊Rps的輸入端相連，部分和路由模塊Rps間的數(shù)據(jù)傳輸進(jìn)行握手傳輸以保證數(shù)據(jù)收發(fā)的同步，部分和路由模塊Rps的第二輸入端與自身所在組片Tile中的存內(nèi)計(jì)算模塊PE的相連；

所述的部分和路由模塊Rps包含加和本地計(jì)數(shù)器cnt、控制字調(diào)度表ctrlwd、緩存、加法器、輸入輸出控制器和譯碼器；

所述的緩存分為兩部分，分別儲(chǔ)存待求和的部分和與分組和；

所述的控制字調(diào)度表ctrlwd用于儲(chǔ)存部分和路由模塊Rps進(jìn)行求和計(jì)算以及數(shù)據(jù)收發(fā)時(shí)所需的指令，控制字指令在初始化階段，根據(jù)輸入神經(jīng)網(wǎng)絡(luò)的尺寸生成；

所述的加法器用于對(duì)滑動(dòng)窗中每一格的乘積結(jié)果進(jìn)行求和；

所述的譯碼器，根據(jù)本地計(jì)數(shù)器計(jì)數(shù)結(jié)果，從控制字調(diào)度表取出當(dāng)前時(shí)刻所需指令，再由譯碼器控制部分和路由模塊Rps的輸入輸出、求和、儲(chǔ)存操作；加和本地計(jì)數(shù)器cnt在部分和路由模塊Rps開(kāi)始接收到數(shù)據(jù)后開(kāi)始計(jì)數(shù)，計(jì)數(shù)結(jié)果提供作為相對(duì)時(shí)間并輸入譯碼器，譯碼器根據(jù)相對(duì)時(shí)間從控制字調(diào)度表提取指令并進(jìn)行譯碼，然后按照譯碼結(jié)果控制加法器讀取緩存的數(shù)據(jù)進(jìn)行加和，獲得結(jié)果后發(fā)送到輸入輸出控制器；譯碼器從存內(nèi)計(jì)算模塊PE的存內(nèi)計(jì)算器接收乘累加結(jié)果數(shù)據(jù)，并根據(jù)和自身部分和路由模塊Rps上一相鄰的部分和路由模塊Rps中的譯碼器發(fā)送過(guò)來(lái)的部分和與分組和數(shù)據(jù)，處理后輸出到和自身部分和路由模塊Rps下一相鄰的部分和路由模塊Rps的部分和與分組和數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的一種用于可重構(gòu)神經(jīng)網(wǎng)絡(luò)處理器的路由結(jié)構(gòu)，其特征在于：每一個(gè)組片Tile包括依次連接的輸入特征圖像路由模塊Rifm、存內(nèi)計(jì)算模塊PE與部分和路由模塊Rps；相鄰組片Tile的輸入特征圖像路由模塊Rifm連接，相鄰組片Tile的部分和路由模塊Rps連接。