[發(fā)明專利]一種基于環(huán)形振子的硬件木馬檢測(cè)優(yōu)化方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202011478166.6
• 申請(qǐng)日: 2020-12-15
• 公開（公告）號(hào): CN112487504B
• 公開（公告）日: 2022-04-22
• 發(fā)明（設(shè)計(jì)）人: 阮愛武;張昭昭;王子文
• 申請(qǐng)（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): G06F21/76
• 分類號(hào): G06F21/76;G06K9/62;G06N3/04;G06N3/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明屬于集成電路檢測(cè)技術(shù)領(lǐng)域，針對(duì)現(xiàn)有環(huán)形振子木馬檢測(cè)技術(shù)的不足，公開并實(shí)現(xiàn)了一種基于環(huán)形振子的硬件木馬檢測(cè)優(yōu)化技術(shù)。方法包括以下步驟：使用奇數(shù)與非門鏈代替反相器鏈實(shí)現(xiàn)環(huán)形振子；搭建以混合長(zhǎng)度的環(huán)振子網(wǎng)絡(luò)構(gòu)成的環(huán)振網(wǎng)絡(luò)為核心的檢測(cè)電路，并添加到已知有無木馬的載體電路上；使用串口控制，多次同時(shí)統(tǒng)計(jì)同一時(shí)間段的所有環(huán)振頻率計(jì)數(shù)值構(gòu)成二維數(shù)據(jù)集，并上傳到PC；軟件層面使用卷積神經(jīng)網(wǎng)絡(luò)處理二維數(shù)據(jù)，訓(xùn)練木馬檢測(cè)模型；測(cè)量待測(cè)電路數(shù)據(jù)，輸入到卷積神經(jīng)網(wǎng)絡(luò)模型中得到檢測(cè)結(jié)果。相對(duì)于傳統(tǒng)環(huán)振檢測(cè)方法，本發(fā)明從環(huán)振基礎(chǔ)結(jié)構(gòu)、環(huán)振網(wǎng)絡(luò)、數(shù)據(jù)采集、數(shù)據(jù)處理四個(gè)方面進(jìn)行優(yōu)化，結(jié)合機(jī)器學(xué)習(xí)的函數(shù)擬合能力，顯著提高了木馬檢測(cè)的靈敏度和準(zhǔn)確度。

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路檢測(cè)技術(shù)領(lǐng)域，為了改善現(xiàn)有環(huán)形振子木馬檢測(cè)方法的不足，公開并實(shí)現(xiàn)了一種基于環(huán)形振子的硬件木馬檢測(cè)優(yōu)化方法。

背景技術(shù)

隨著信息安全防御與保護(hù)技術(shù)更加多樣化，為了達(dá)到某些惡意目的，攻擊者也正在研究新的方法和技術(shù)。這些攻擊方法和技術(shù)越來越深入，從軟件層滲透到硬件層，產(chǎn)生了硬件木馬。與此同時(shí)，隨著集成電路設(shè)計(jì)和制造工藝水平不斷提升，利用硬件木馬對(duì)芯片進(jìn)行攻擊，使得竊取芯片的機(jī)密信息、對(duì)芯片功能進(jìn)行更改甚至造成破壞變得越來越容易實(shí)現(xiàn)。

硬件木馬一般是由攻擊者根據(jù)被攻擊系統(tǒng)的工作原理精心設(shè)計(jì)，實(shí)現(xiàn)對(duì)底層硬件的修改。硬件木馬電路的攻擊方法多種多樣，且可能在設(shè)計(jì)或制造的不可信階段被植入，具有隱蔽性高，設(shè)計(jì)靈活，作用機(jī)制復(fù)雜，防護(hù)檢測(cè)難度大的特點(diǎn)。因此，對(duì)硬件木馬的檢測(cè)方法的研究也成為當(dāng)前集成電路安全問題領(lǐng)域的重要課題。

目前硬件木馬檢測(cè)方法從芯片制造流程角度來看分為兩類：硅前檢測(cè)和硅后檢測(cè)。現(xiàn)有的硅前檢測(cè)方法大致可分為功能驗(yàn)證、代碼分析和形式驗(yàn)證。硅前檢測(cè)是檢驗(yàn)芯片設(shè)計(jì)階段的安全性，有著較大的局限性，無法覆蓋到制造過程中的木馬植入。硅后檢測(cè)方法是基于已經(jīng)流片的產(chǎn)品進(jìn)行檢驗(yàn)，可以覆蓋到芯片設(shè)計(jì)和制造階段的安全性。硅后檢測(cè)方法主要分為破壞性檢測(cè)，側(cè)通道分析，邏輯測(cè)試。而側(cè)通道分析對(duì)芯片無破壞性，檢測(cè)方式多樣化準(zhǔn)確率高，成為最為推薦的檢測(cè)方式。

基于環(huán)振的硬件木馬檢測(cè)方法首次提出于文獻(xiàn)(Rajendran J,Jyothi V,Sinanoglu O,et al.Design and analysis of ring oscillator based Design-for-Trust technique[C]//29th IEEE VLSI Test Symposium,VTS 2011,May 1-5,2011,DanaPoint,California,USA.IEEE,2011.)，該方法利用環(huán)形振子捕捉硬件木馬對(duì)電路的路徑產(chǎn)生的延遲差異，進(jìn)而識(shí)別硬件木馬，屬于側(cè)通道分析方法的一種，由于實(shí)現(xiàn)容易，檢測(cè)電路面積小，吸引了很多學(xué)者研究。而后文獻(xiàn)(Pyrgas L,Pirpilidis F,Panayiotarou A,etal.Thermal Sensor Based Hardware Trojan Detection in FPGAs[C]//Digital SystemDesign.IEEE,2017:268-273.)將該方法用于實(shí)際電路硬件木馬檢測(cè)，該方法對(duì)于面積小的木馬靈敏度低，且數(shù)據(jù)處理方式簡(jiǎn)單，準(zhǔn)確度不足。基于上述情況，本發(fā)明從硬件結(jié)構(gòu)到軟件處理，提出一種基于環(huán)形振子的硬件木馬檢測(cè)的優(yōu)化方法，旨在提高環(huán)振檢測(cè)方法的靈敏度和準(zhǔn)確度。

發(fā)明內(nèi)容

本發(fā)明為了克服傳統(tǒng)環(huán)振檢測(cè)方法的對(duì)于面積小的木馬檢測(cè)靈敏度和準(zhǔn)確度低的缺點(diǎn)，提出了一種基于環(huán)形振子的硬件木馬檢測(cè)優(yōu)化方法。

本發(fā)明采用的技術(shù)方案如下：

1)在無木馬的黃金樣本電路和多種不同面積木馬植入的載體樣本電路上，添加基于混合長(zhǎng)度的與非門環(huán)振網(wǎng)絡(luò)的檢測(cè)電路；

2)將存儲(chǔ)的測(cè)試向量表逐個(gè)驅(qū)動(dòng)到電路輸入端口，同時(shí)對(duì)所述的多個(gè)樣本電路進(jìn)行RO(環(huán)形振子)振蕩頻率的計(jì)數(shù)值多次采集，構(gòu)建以不同位置和不同時(shí)間的數(shù)據(jù)構(gòu)成的二維數(shù)據(jù)集并進(jìn)行標(biāo)定，將數(shù)據(jù)集抽取部分當(dāng)作測(cè)試集，另一部分作為訓(xùn)練集；