[發明專利]一種半導體器件及其制造方法、集成電路、電子設備

有效

• 申請號: 202011476859.1
• 申請日: 2020-12-15
• 公開（公告）號: CN112652664B
• 公開（公告）日: 2023-02-03
• 發明（設計）人: 吳振華;甘維卓;張兆浩;張永奎;李俊杰;殷華湘;朱慧瓏;郭鴻
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/423;H01L21/336
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 劉廣達

1.一種半導體器件，其特征在于，包括：

半導體襯底；

納米線溝道，形成于所述半導體襯底上；

金屬柵，環繞設置于所述納米線溝道周圍；

第一外延部，形成于所述納米線溝道上；

金屬插層，環繞設置于所述第一外延部周圍；

第二外延部，環繞設置于所述金屬插層周圍；

柵極，與所述金屬柵連接；

源極，與所述第二外延部連接；

漏極，與所述半導體襯底連接；

所述第一外延部與所述第二外延部的摻雜類型相反。

2.根據權利要求1所述的半導體器件，其特征在于，還包括：

柵介質層，環繞設置于所述納米線溝道周圍；所述柵介質層處于所述金屬柵與所述納米線溝道之間。

3.根據權利要求2所述的半導體器件，其特征在于，還包括：

鐵電層，環繞設置于所述納米線溝道周圍；所述鐵電層處于所述金屬柵與所述柵介質層之間。

4.根據權利要求1至3中任一權利要求所述的半導體器件，其特征在于，還包括：

隔離層，形成于所述半導體襯底上；所述隔離層分布于所述金屬柵與所述半導體襯底之間、所述第二外延部與所述半導體襯底之間、所述柵極與所述源極之間、所述柵極與所述漏極之間、所述源極與所述漏極之間以及相鄰的源極之間。

5.根據權利要求1所述的半導體器件，其特征在于，還包括：

金屬硅化物層，形成于所述源極與所述第二外延部之間，和/或形成于所述漏極與所述半導體襯底之間。

6.根據權利要求3所述的半導體器件，其特征在于，

所述鐵電層，厚度為1nm～20nm。

7.根據權利要求2所述的半導體器件，其特征在于，

所述柵介質層，厚度為0.5nm～20nm。

8.根據權利要求1所述的半導體器件，其特征在于，

所述金屬插層，厚度為1nm～20nm。

9.一種集成電路，其特征在于，該集成電路包括權利要求1至8中任一權利要求所述的半導體器件。

10.一種電子設備，其特征在于，該電子設備包括權利要求1至8中任一權利要求所述的半導體器件或者權利要求9所述的集成電路。

11.根據權利要求10所述的電子設備，其特征在于，包括智能電話、計算機、平板電腦、可穿戴智能設備、人工智能設備、移動電源。

12.一種半導體器件的制造方法，其特征在于，包括：

提供半導體襯底；

在所述半導體襯底上形成納米線溝道；

在所述納米線溝道上形成第一外延部；

在所述第一外延部周圍形成第二外延部；所述第一外延部與所述第二外延部的摻雜類型相反；

在所述納米線溝道周圍形成金屬柵；

在所述第一外延部與所述第二外延部之間形成金屬插層；

形成柵極、源極及漏極，并使柵極與所述金屬柵連接、使源極與所述第二外延部連接以及使漏極與所述半導體襯底連接。

13.根據權利要求12所述的半導體器件的制造方法，其特征在于，還包括：

在所述納米線溝道與所述金屬柵之間依次形成柵介質層和鐵電層。

14.根據權利要求13所述的半導體器件的制造方法，其特征在于，所述在所述半導體襯底上形成納米線溝道包括：

在所述半導體襯底上依次形成溝道層和外延層；

在所述外延層上形成硬掩模；

基于所述硬掩模刻蝕所述外延層、所述溝道層及所述半導體襯底；

選擇性刻蝕所述溝道層，以形成納米線溝道。