[發明專利]一種用于FPGA內部資源測試的部分位流回讀技術

在審

• 申請號: 202011476600.7
• 申請日: 2020-12-15
• 公開（公告）號: CN112698994A
• 公開（公告）日: 2021-04-23
• 發明（設計）人: 阮愛武;杜鵬;楊勝江
• 申請（專利權）人: 電子科技大學
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明屬于FPGA領域，具體涉及一種用于FPGA內部資源測試的部分位流回讀技術，可對現有FPGA內部資源測試方法的缺陷進行改善。方法包括如下步驟：首先復位測試訪問接口控制器，設置回讀的起始幀地址，位流回讀操作將從該地址開始。然后設定本次回讀的數據長度，用于規定從起始幀地址開始讀取至完成回讀時總共讀取的幀數，接著將FPGA設置為回讀狀態。在完成以上設定后，最后一步便開始從FPGA配置寄存器鏈中讀取數據并保存，供基于部分位流回讀技術的FPGA測試平臺使用。本發明采用部分位流回讀技術，既保證了FPGA內部資源測試的高效率，更具備通用性，能夠移植到不同系列的FPGA上用于FPGA內部資源的測試。

技術領域

本發明屬于FPGA測試技術，具體涉及一種用于FPGA內部資源測試的部分位流回讀技術。

背景技術

FPGA(Field Programmable Gate Arrays)，現場可編程門陣列，作為數字電路中的重要一員，以其豐富的邏輯資源、重復可編程性和快速的自動化開發能力，被廣泛應用于集成電路設計生產中。然而，隨著FPGA集成度的不斷增加，內部結構也越加復雜，為達到靈活的可編程能力所需構建的互聯資源網絡也更加龐大，其內部資源的故障發生率也隨之提高。因此，FPGA內部資源測試技術變得愈加關鍵。

回讀(Readback)是一種可將芯片內部存儲單元中的值以位流形式的數據讀取出來的方法，它類似于配置FPGA的逆過程。回讀分為回讀驗證(Readback Verify)和回讀捕獲(Readback Capture)，回讀驗證可讀回芯片內部配置存儲單元和用戶存儲單元(如查找表，移位寄存器和Block RAM)中的當前值；回讀捕獲是回讀驗證的補充，更可讀取所有內部CLB和IOB寄存器的當前狀態。位流數據在FPGA配置空間中是以幀為最小單位排列的，芯片配置空間中存在Center類型、GCLK(Global CLK)類型、CLB(Configurable Logic Block)類型、IOB(Input Output Block)類型、Block RAM(以下簡稱BRAM)類型等多種幀數據類型，并且隨著FPGA陣列容量的增大，幀數據種類和每種幀數據中包含的幀數也隨之增加。

針對FPGA的內部資源測試，目前已有不同的FPGA測試技術提出，包括傳統的硬件測試方法、基于ATE(Automatic-Test-Equipment，自動測試設備)的測試方法、基于BIST(Build-in Self Test，內建自測試)的測試方法和基于回讀的測試方法。其中傳統的硬件測試方法是基于FPGA本身的邏輯資源和結構來設計相應測試電路，通過人工進行多次測試流程完成測試。基于ATE的測試方法是通過編寫測試程序，由計算機控制，自動化完成測試的方法。基于BIST的測試方法是在原有FPGA測試電路基礎上嵌入BIST電路，從而完成測試。基于回讀的的測試方法(文獻A bitstream readback-based automatic functional testand diagnosis method for Xilinx FPGAs)是通過讀取配置后FPGA的內部存儲單元狀態值來實現判斷的。

上述的FPGA內部資源測試方法都存在一定的局限性。其中傳統硬件測試方法需要多次完成人工測試流程，耗時長且成本高。基于ATE的測試方法雖加快了測試進程，但ATE測試設備非常昂貴，且存儲空間有限，會對完成FPGA的完整測試造成影響。基于BIST的測試方法雖縮減了測試成本，但在FPGA內部嵌入了BIST電路，造成需要多次測試才能完成對整個FPGA內部資源的覆蓋，且BIST電路需要花費大量時間設計，因此通用性不強。而基于回讀的測試方法卻存在回讀時間過長，整體測試效率低下的缺點。這些測試方法的局限性正是本發明解決的主要問題。