[發明專利]一種降低Turbo并行譯碼復雜度的實現方法及系統

在審

• 申請號: 202011474548.1
• 申請日: 2020-12-14
• 公開（公告）號: CN112398487A
• 公開（公告）日: 2021-02-23
• 發明（設計）人: 鄧紅梅;郭軍平;趙峰;施淵籍;周一青;石晶林
• 申請（專利權）人: 中科院計算技術研究所南京移動通信與計算創新研究院
• 主分類號: H03M13/29
• 分類號: H03M13/29
• 代理公司: 南京泰普專利代理事務所(普通合伙) 32360
• 代理人: 張磊

本發明涉及一種降低Turbo并行譯碼復雜度的實現方法及系統，通過特定的計算在FPGA內部實現了僅依據幀長信息即可索引內交織系數f1、f2，從而進行交織地址的實時簡化計算，計算過程中無需對交織地址進行存儲。經過大量的仿真驗證，本發明在現有算法的基礎上進行改進，因分支狀態度量內部不存在反饋，采用對分支狀態度量求最大值，相比現有方案，每次迭代均可節約2次計算分支度量的過程，有效的降低了計算復雜度。可兼容LTE協議的全部188種幀長，適應多種速率。針對目前譯碼實現復雜度較高和具有較大時延的問題，本發明有效降低了計算復雜度和時延，同時該方案也具有較低的誤比特率。

技術領域

本發明涉及一種降低Turbo并行譯碼復雜度的實現方法及系統，涉及通信編譯碼技術領域。

背景技術

1993年C.Berrou等人提出的Turbo碼的概念，由于很好的應用了香農信道編碼定理中的隨機性編譯碼條件，從而獲得了幾乎接近香農理論極限的譯碼性能。隨著近年來各學者對Turbo碼的不斷研究，作為3GPP標準中LTE信道編碼的主流方案之一，Turbo碼已經進入了實用化階段。

雖然Turbo碼算法在不斷的研究中逐漸趨于成熟，但應用中到實際的系統中仍然存在較多需要解決的問題，尤其是在硬件實現方面，問題主要歸根于Turbo碼譯碼算法復雜度較高，內部存在反饋，多次迭代時存在較大的時延。

為了降低時延，Turbo譯碼首先需要解決的是并行交織/解交織地址的問題，交織地址的產生一般采用兩種方案，第一種是根據幀長預先生成特定的交織表進行存儲，若支持不同的幀長，需存儲不同的交織表，資源占用較多；第二種是采用實時計算，需通過計算機搜索獲取交織系數，進行交織地址的實時計算。現有的并行交織方案一般是針對分組后的子塊進行分別交織，交織和解交織采用不同的交織地址，增加計算復雜度或占用較多存儲資源。

根據MAX-LOG-MAP算法可知，譯碼算法核心是計算分支狀態度量、前向狀態度量和后向狀態度量，而前向狀態度量和后向狀態度量內部計算均存在反饋，且需進行多次迭代，對二者進行求最大值的算法實現復雜度較高，譯碼時延與計算復雜度和迭代次數成正比關系。

現有技術亟待解決的問題是有效降低譯碼算法復雜度，提高譯碼吞吐率的同時降低譯碼延時，減少硬件資源開銷。

發明內容

發明目的：一個目的是提出一種降低Turbo并行譯碼復雜度的實現方法，以解決現有技術存在的上述問題。進一步目的是提出一種實現上述方法的系統。

技術方案：一種降低Turbo并行譯碼復雜度的實現方法，包括以下步驟：

步驟1，輸入乒乓緩存單元，將輸入的軟信息序列根據分量譯碼器狀態進行乒乓RAM緩存。

步驟2，交織/解交織地址索引單元，對內交織系數進行順序存儲，通過特定的計算，根據幀長信息索引RAM地址，實時獲取不同幀長對應的交織系數，將交織地址通過特定計算，生成固定的交織并行索引地址并存儲，交織和解交織采用同一索引地址。

進一步的，根據下式，獲取并行交織RAM索引地址：

其中，k表示并行度，L表示子塊長度，i滿足0≤i≤k-1,j滿足0≤j≤L-1,x滿足0≤x≤N-1。

步驟3，第一分量譯碼器單元，設輸入信息幀長為N，分為P塊，每塊數據長度L＝N/P，實現中采用P路并行，采用P個子分量譯碼器，即分為P個窗實現，每個窗處理L個數據，譯碼采用MAX-LOG-MAP算法實現，本發明對該算法作進一步改進，對分支度量求最大值，降低譯碼復雜度。

進一步的，當檢測到乒或乓RAM緩存完成指示信號，譯碼迭代開始，反饋一個乒或乓RAM當前被占用的指示信號occupy1，表示從乒或乓RAM中讀取數據。