[發明專利]一種基于并行路徑的強臂鎖存電壓比較器

在審

• 申請號: 202011474475.6
• 申請日: 2020-12-14
• 公開（公告）號: CN112583387A
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 蘇杰;李孫華;徐祎喆;朱勇
• 申請（專利權）人: 重慶百瑞互聯電子技術有限公司
• 主分類號: H03K5/22
• 分類號: H03K5/22
• 代理公司: 北京國科程知識產權代理事務所(普通合伙) 11862
• 代理人: 曹曉斐

1.一種基于并行路徑的強臂鎖存電壓比較器，其特征在于包括：并行多路徑輸入模塊、再生鎖存模塊以及主時鐘控制模塊；

所述并行多路徑輸入模塊包括同向并行多路徑輸入模塊以及反向并行多路徑輸入模塊用于輸入差分對信號；

所述同向并行多路徑輸入模塊包括第一同向輸入晶體管以及至少一個并行同向輸入晶體管組，所述第一正向輸入晶體管與所述至少一個并行正向輸入晶體管組相連接，并且分別與所述差分對信號中的正向信號的正向輸入端以及所述再生鎖存器連接；所述反向并行多路徑輸入模塊包括第一反向輸入晶體管以及至少一個并行反向輸入晶體管組，所述第一反向輸入晶體管與所述至少一個并行反向輸入晶體管組相連接，并且分別與所述差分對信號中的反向信號的反向輸入端以及所述再生鎖存器連接；

所述主時鐘控制模塊用于輸入主時鐘信號，所述再生鎖存模塊用于鎖存再生以及所述差分對信號的輸出。

2.根據權利要求1所述的基于并行路徑的強臂鎖存電壓比較器，其特征在于，所述主時鐘控制模塊包括，第一主時鐘控制晶體管、第二主時鐘控制晶體管以及第三主時鐘控制晶體管。

3.根據權利要求2所述的基于并行路徑的強臂鎖存電壓比較器，其特征在于，所述再生鎖存模塊包括，第一鎖存晶體管、第二鎖存晶體管、第三鎖存晶體管以及第四鎖存晶體管。

4.根據權利要求3所述的基于并行路徑的強臂鎖存電壓比較器，其特征在于，

所述并行同向輸入晶體管組包括一個并行同向輸入晶體管以及一個并行同向控制晶體管，所述并行反向輸入晶體管組包括一個并行反向輸入晶體管以及一個并行反向控制晶體管；

其中所述并行同向控制晶體管以及所述并行反向控制晶體管用于對輔助時鐘信號進行輸入。

5.根據權利要求4所述的基于并行路徑的強臂鎖存電壓比較器，其特征在于，

所述并行同向輸入晶體管的柵極與同向輸入端連接，所述并行同向輸入晶體管的源級與所述第一同向輸入晶體管的源級以及所述第三主時鐘控制晶體管的漏極連接，所述并行同向輸入晶體管的漏極與所述并行同向控制晶體管的源級連接，所述并行同向控制晶體管的柵極與輔助時鐘輸入端連接，所述并行同向控制晶體管的漏極與所述第一鎖存晶體管的漏極、所述第二鎖存晶體管的漏極、所述第一主時鐘控制晶體管的漏極、所述第三鎖存晶體管的柵極、第四鎖存晶體管的柵極連接以及正向輸出節點連接；

所述并行反向輸入晶體管的柵極與反向輸入端連接，所述并行反向輸入晶體管的源級與所述第一反向輸入晶體管的源級以及所述第三主時鐘控制晶體管的漏極連接，所述并行反向輸入晶體管的漏極與所述并行反向控制晶體管的源級連接；所述并行反向控制晶體管的柵極與輔助時鐘輸入端連接，所述并行反向控制晶體管的漏極與所述第三鎖存晶體管的漏極、所述第四鎖存晶體管的漏極、所述第二主時鐘控制晶體管的漏極、第一鎖存晶體管的柵極、第二鎖存晶體管的柵極連接以及反向輸出節點連接；

所述第一同向輸入晶體管的柵極與所述同向輸入端連接，所述第一同向輸入晶體管的漏極與所述第一鎖存晶體管的源級連接；所述第一反向輸入晶體管的柵極與所述反向輸入端連接，所述第一反向輸入晶體管的漏極與所述第三鎖存晶體管的源級連接；

所述第二鎖存晶體管的源級與外部電源以及所述第一主時鐘控制晶體管的源級連接，所述第四鎖存晶體管的源級與所述外部電源以及所述第二主時鐘控制晶體管的源級連接；

所述第一主時鐘控制晶體管的柵極、所述第二主時鐘控制晶體管的柵極以及所述第三主時鐘控制晶體管柵極與輔助時鐘輸入端連接，所述第三主時鐘控制晶體管的源級接地。

6.根據權利要求1所述的基于并行路徑的強臂鎖存電壓比較器，其特征在于，

所述至少一個并行同向輸入晶體管組的數量與所述至少一個并行反向輸入晶體管組的數量相同，所述數量根據所述差分對信號的大小進行設置。

7.根據權利要求4所述的基于并行路徑的強臂鎖存電壓比較器，其特征在于，

所述輔助時鐘信號的脈沖時長根據所述強臂鎖存電壓比較器的最壞時長進行設置。

8.根據權利要求4所述的基于并行路徑的強臂鎖存電壓比較器，其特征在于，

所述第一主時鐘控制晶體管、第二主時鐘控制晶體管、第三鎖存晶體管以及第四鎖存晶體管為相同類型的晶體管，所述第一鎖存晶體管、第二鎖存晶體管、第一同向輸入晶體管、第一反向輸入晶體管、并行同向輸入晶體管、并行同向控制晶體管、并行反向輸入晶體管、并行反向控制晶體管以及第三主時鐘控制晶體管為與所述第一時鐘控制晶體管互補類型的晶體管。