[發明專利]閾值電壓的測量方法以及晶圓測試機臺

在審

• 申請號: 202011473363.9
• 申請日: 2020-12-15
• 公開（公告）號: CN112666440A
• 公開（公告）日: 2021-04-16
• 發明（設計）人: 陳靜;葛浩;呂迎歡;謝甜甜;王青
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所;上海華力微電子有限公司
• 主分類號: G01R31/26
• 分類號: G01R31/26;G01R19/00
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 孫佳胤

本發明提供了一種閾值電壓的測量方法，包括如下步驟：在晶體管的柵極施加電壓Vth0，源極與漏極之間施加一預設電壓Vsd；測定源漏之間初始電流Id0；在所述晶體管的柵極均疊加電壓偏移Vdelta1；再次測定源漏之間的電流Id1；評估|Id1?Icon|是否小于一預設誤差值，所述Icon為恒定的歸一化電流，若小于則記錄Vth0?Vdelta1為該晶體管的閾值電壓，若大于，則再次在第二晶體管的柵極均疊加電壓偏移Vdelta2，所述Vdelta2的數值與Id1?Icon呈一致性正相關。本發明考慮到測試獲得的電流與歸一化電流的數值關系，測試電流與歸一化電流的差越大，則后續疊加的電壓偏移就越大，兩者呈一致性正相關，以使測試能夠更迅速的逼近真實的閾值電壓，提高了測試效率，有效降低相關測試時間。

技術領域

本發明涉及微電子學領域，尤其涉及一種閾值電壓的測量方法以及晶圓測試機臺。

背景技術

為了成功設計IC電路，必須對電路中的器件進行精確的表征與建模。如今使用CMOS制造的集成電路具有高速、集成度高、可靠性好等優點。但隨著工藝的不斷更新，越來越多的二階效應與新工藝帶來的變動為器件的測試帶來了巨大的挑戰。為了解決諸多關鍵參數與器件的測量測試時間與測試精度的矛盾，一般使用WAT(Wafer Acceptance Test)進行大批量的同類型測試。在對于MOS器件的測試中，閾值電壓是其中重要的器件參數。

閾值電壓(Vth，threshold voltage)指MOS器件溝道夾斷點(強反型層形成)的柵極與源極的電壓差，即Vgs；其意義為MOS器件由線性區轉變為飽和區的切邊點，對于電路設計具有十分重大的意義。一般的對于NMOS Vth0，PMOS的Vth0。為了方便表述，本文以NMOS為例，即Vth0。

現有技術中一種閾值電壓測量方法是在源端(Source端)使用0電位，因此Vgs＝Vg；為獲得閾值電壓，測試通常使用一種恒定電流法的閾值電壓定義方法，即Vth＝Vg@(Id/(W/L)＝Iconst)。上式中Vth為MOS的閾值電壓，Vg為柵極電壓，Id為漏極電流，W為MOS器件的寬，L為MOS器件的長，(W/L)有固定名稱“寬長比”的定義，Iconst為指定的恒定電流(一般為廠商通過大量的實踐與測試總結得出的特定值)；全式意義為當Vg的電壓施加后產生歸一化漏極電流等于預定的恒定電流Iconst時，此時的Vg即為Vth。

由于電流需要Vg施加后才能產生，因此尋找閾值電壓需要經歷一段掃描的過程，當前主要是依靠二分查找法。執行過程通過預先設定誤差值進行二分算法收斂得出結果，該算法收斂效率恒定，針對精度高的收斂點會花費很多時間進行細分，導致降低了測試效率。

當前主要使用二分查找法進行閾值電壓搜索和提取，其效率較為低下，造成閾值電壓測量時間過長。

發明內容

本發明所要解決的技術問題是，提供一種閾值電壓的測量方法以及晶圓測試機臺，通過測試流程與算法優化，極大的提高了測試效率，能夠有效降低相關測試時間。

為了解決上述問題，本發明提供了一種閾值電壓的測量方法，包括如下步驟：在晶體管的柵極施加電壓Vth0，源極與漏極之間施加一預設電壓Vsd；測定源漏之間初始電流Id0；在所述晶體管的柵極均疊加電壓偏移Vdelta1；再次測定源漏之間的電流Id1；評估|Id1-Icon|是否小于一預設誤差值，所述Icon為恒定的歸一化電流，若小于則記錄Vth0-Vdelta1為該晶體管的閾值電壓，若大于，則再次在第二晶體管的柵極均疊加電壓偏移Vdelta2，所述Vdelta2的數值與Id1-Icon呈一致性正相關。

可選的，所述Vdelta2由下式決定：Vdelta2＝(Id1-Icon)/((Id0-Id1)/Vdelta1)。

可選的，在所述晶體管的柵極疊加電壓偏移Vdelta1的步驟，Vdelta1的符號可以選擇為正或者負，以實現不同方向的偏壓。