[發(fā)明專利]可調(diào)占空比電路

在審

• 申請(qǐng)?zhí)枺?/td>: 202011470584.0
• 申請(qǐng)日: 2020-12-14
• 公開(kāi)（公告）號(hào): CN112511135A
• 公開(kāi)（公告）日: 2021-03-16
• 發(fā)明（設(shè)計(jì)）人: 海亞;劉飛;霍宗亮;葉甜春
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類號(hào): H03K3/017
• 分類號(hào): H03K3/017
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 姚璐華

1.一種可調(diào)占空比電路，其特征在于，所述可調(diào)占空比電路包括：

鑒頻器模塊，所述鑒頻器模塊用于基于輸入信號(hào)的頻率和復(fù)位信號(hào)，輸出觸發(fā)信號(hào)；

延遲模塊，所述延遲模塊具有長(zhǎng)延遲路徑和短延遲路徑，用于響應(yīng)所述觸發(fā)信號(hào)，選擇所述長(zhǎng)延遲路徑或所述短延遲路徑，對(duì)所述輸入信號(hào)進(jìn)行延遲，輸出初始時(shí)鐘信號(hào)；

時(shí)鐘產(chǎn)生模塊，所述時(shí)鐘產(chǎn)生模塊用于基于占空比控制信號(hào)，對(duì)所述初始時(shí)鐘信號(hào)進(jìn)行信號(hào)脈寬處理，輸出預(yù)設(shè)占空比的目標(biāo)時(shí)鐘信號(hào)。

2.根據(jù)權(quán)利要求1所述的可調(diào)占空比電路，其特征在于，所述延遲模塊包括：X個(gè)第一延遲單元和一個(gè)第一偽延遲單元，X為大于1的正整數(shù)；該X個(gè)第一延遲單元依次為第1級(jí)第一延遲單元至第X級(jí)第一延遲單元；

第1級(jí)第一延遲單元的輸入端輸入所述輸入信號(hào)；

第i-1級(jí)第一延遲單元的輸出端連接第i級(jí)第一延遲單元的輸入端，i為大于1，且不大于X的正整數(shù)；

第1級(jí)第一延遲單元至第X級(jí)第一延遲單元的輸出端分別與所述時(shí)鐘產(chǎn)生模塊連接；

所述第一偽延遲單元的輸入端與第X級(jí)第一延遲單元的輸出端連接，所述第一偽延遲單元的輸出端浮空。

3.根據(jù)權(quán)利要求2所述的可調(diào)占空比電路，其特征在于，所述第一延遲單元包括：

第一多路選擇器，具有兩個(gè)輸入端、一個(gè)觸發(fā)端和一個(gè)輸出端；所述觸發(fā)端用于接入所述觸發(fā)信號(hào)；

所述第一延遲單元的輸入端通過(guò)多個(gè)串聯(lián)的第一緩沖器與所述第一多路選擇器的一個(gè)輸入端連接，所述第一延遲單元的輸入端直接與所述第一多路選擇器的另一個(gè)輸入端連接；所述第一多路選擇器的輸出端為所述第一延遲單元的輸出端。

4.根據(jù)權(quán)利要求3所述的可調(diào)占空比電路，其特征在于，所述第一延遲單元與所述第一偽延遲單元的電路結(jié)構(gòu)相同。

5.根據(jù)權(quán)利要求2所述的可調(diào)占空比電路，其特征在于，X為奇數(shù)，每個(gè)所述第一延遲單元對(duì)應(yīng)輸出一個(gè)所述初始時(shí)鐘信號(hào)；

所述時(shí)鐘產(chǎn)生模塊包括：

調(diào)整選擇單元，用于基于第一控制碼至第三控制碼，對(duì)X個(gè)所述初始時(shí)鐘信號(hào)進(jìn)行信號(hào)脈寬處理，輸出第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)；

第二多路選擇器，具有兩個(gè)輸入端、一個(gè)觸發(fā)端和一個(gè)輸出端；所述第二多路選擇器的兩個(gè)輸入端分別輸入所述第一時(shí)鐘信號(hào)和所述第二時(shí)鐘信號(hào)；所述第二多路選擇器用于基于其觸發(fā)端接入的第四控制碼，選擇通過(guò)其輸出端輸出所述第一時(shí)鐘信號(hào)或所述第二時(shí)鐘信號(hào)；

匹配延遲線，所述匹配延遲線用于基于第x級(jí)第一延遲單元輸出的初始時(shí)鐘信號(hào)，輸出邊沿組合器的下降沿；x＝(X+1)/2；

第一反向器，所述第一反向器用于基于所述第二多路選擇器的輸出信號(hào)，輸出所述邊沿組合器的上升沿；

其中，所述邊沿組合器基于所述匹配延遲線和所述第一反向器的輸出信號(hào)，輸出所述目標(biāo)時(shí)鐘信號(hào)；所述占空比控制信號(hào)包括第一控制碼至第四控制碼。

6.根據(jù)權(quán)利要求5所述的可調(diào)占空比電路，其特征在于，所述調(diào)整選擇單元包括：

2個(gè)第三反相器，分別為用于輸出所述第一時(shí)鐘信號(hào)的第1級(jí)第三反相器和輸出所述第二時(shí)鐘信號(hào)的第2級(jí)第三反相器；

X個(gè)第二反相器，該X個(gè)第二反相器依次為第1級(jí)第二反相器至第X級(jí)第二反相器；第p級(jí)第二反相器的輸入端連接第p級(jí)第一延遲單元的輸出端，p為不大于X的正整數(shù)；

X個(gè)開(kāi)關(guān)元件，該X個(gè)開(kāi)關(guān)元件依次為第1級(jí)開(kāi)關(guān)元件至第X級(jí)開(kāi)關(guān)元件；第p級(jí)開(kāi)關(guān)元件的輸入端連接第p級(jí)第二反相器的輸出端；第1級(jí)開(kāi)關(guān)元件至第x-1級(jí)開(kāi)關(guān)元件的輸出端均連接第1級(jí)第三反相器的輸入端；第x級(jí)開(kāi)關(guān)元件至第X級(jí)開(kāi)關(guān)元件的輸出端均連接第2級(jí)第三反相器。

7.根據(jù)權(quán)利要求6所述的可調(diào)占空比電路，其特征在于，所述調(diào)整選擇單元還包括：X-1個(gè)第四反相器；

第1級(jí)第二反相器至第x-1級(jí)第二反相器的輸入端、以及第x+1級(jí)第二反相器至第X級(jí)第二反相器的輸入端分別連接一個(gè)所述第四反相器的輸入端，所述第四反相器的輸出端均浮空。