[發(fā)明專利]基于LDO的電源上電防過沖電路

有效

• 申請?zhí)枺?/td>: 202011470421.2
• 申請日: 2020-12-14
• 公開（公告）號: CN112667018B
• 公開（公告）日: 2022-12-02
• 發(fā)明（設計）人: 汪鵬
• 申請（專利權）人: 思瑞浦微電子科技（蘇州）股份有限公司
• 主分類號: G05F1/569
• 分類號: G05F1/569
• 代理公司: 蘇州三英知識產(chǎn)權代理有限公司 32412
• 代理人: 周仁青

本發(fā)明揭示了一種基于LDO的電源上電防過沖電路，所述電路包括：第一電壓控制單元，位于電源電壓V_DD和基準電位之間，用于在電源上電時維持第一電壓控制單元中第一節(jié)點A的電壓為低電壓；第二電壓控制單元，位于電源電壓V_DD和基準電位之間，用于在電源上電時維持第二電壓控制單元中第二節(jié)點B的電壓為高電壓；PMOS管，其柵極與第一電壓控制單元中第一節(jié)點A相連，漏極與LDO中輸出調整管的柵極相連，源極與電源電壓V_DD相連；NMOS管，其柵極與第二電壓控制單元中第二節(jié)點B相連，漏極與LDO的輸出端相連，源極與基準電位相連。本發(fā)明能夠在電源上電時，拉高輸出調整管的柵極電壓V_G，降低LDO的輸出電壓V_OUT，有效解決了LDO在快速上電過程中的輸出電壓過沖。

技術領域

本發(fā)明屬于低壓差線性穩(wěn)壓器技術領域，具體涉及一種基于LDO的電源上電防過沖電路。

背景技術

低壓差線性穩(wěn)壓器(Low Dropout regulator，LDO)具有輸出噪聲小、電路結構簡單、占用芯片面積小和電壓紋波小等優(yōu)點，已成為電源管理芯片中的一類重要電路。低壓差線性穩(wěn)壓器能夠為模擬電路和射頻電路等噪聲敏感電路提供低輸出紋波的電源，而且由于結構相對簡單，外圍元器件少，因而被廣泛應用于片上系統(tǒng)芯片中。

參圖1所示，現(xiàn)有技術中的LDO主要包括誤差放大器EA、輸出調整管MP、分壓電阻R1和R2、及負載(負載電流為IL，輸出電容為CL)，輸出調整管MP的柵極電壓為V_G，LDO的輸出電壓為V_OUT。基本原理為：誤差放大器EA用于放大反饋電壓Vfb與基準電壓Vref之間的差值，輸出調整管MP的柵源電壓Vgs增大或減小電流以控制輸出電壓，實現(xiàn)輸出電壓的穩(wěn)定，最終Vref和Vfb誤差放大經(jīng)過誤差放大器EA構成負反饋使得輸出電壓穩(wěn)定在V_OUT＝Vref×(R1+R2)/R2。

然而，傳統(tǒng)的LDO在快速上電過程中常常有較大的電流流入輸出端，從而導致輸出電壓V_OUT有過沖過程，輸出電壓V_OUT過沖會對電路產(chǎn)生損害，如果輸出電壓V_OUT過沖過高時，連接的低壓器件則有被擊穿的風險，不僅會降低器件的使用壽命，還有極大的安全隱患。

因此，針對上述技術問題，有必要提供一種基于LDO的電源上電防過沖電路。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種基于LDO的電源上電防過沖電路，以解決LDO在快速上電時輸出電壓的過沖。

為了實現(xiàn)上述目的，本發(fā)明一實施例提供的技術方案如下：

一種基于LDO的電源上電防過沖電路，所述電路包括：

第一電壓控制單元，位于電源電壓V_DD和基準電位之間，用于在電源上電時維持第一電壓控制單元中第一節(jié)點A的電壓為低電壓；

第二電壓控制單元，位于電源電壓V_DD和基準電位之間，用于在電源上電時維持第二電壓控制單元中第二節(jié)點B的電壓為高電壓；

PMOS管，其柵極與第一電壓控制單元中第一節(jié)點A相連，漏極與LDO中輸出調整管的柵極相連，源極與電源電壓V_DD相連，在電源上電時PMOS管導通以拉高輸出調整管的柵極電壓V_G；

NMOS管，其柵極與第二電壓控制單元中第二節(jié)點B相連，漏極與LDO的輸出端相連，源極與基準電位相連，在電源上電時NMOS管導通以降低LDO的輸出電壓V_OUT。

一實施例中，所述第一電壓控制單元包括電性連接于電源電壓V_DD和第一節(jié)點A之間的若干第一電阻R1及電性連接于基準電位和第一節(jié)點A之間的若干第一電容C1。