[發明專利]一種芯片封裝結構及其封裝方法

有效

• 申請號: 202011463892.0
• 申請日: 2020-12-11
• 公開（公告）號: CN112635451B
• 公開（公告）日: 2023-02-17
• 發明（設計）人: 張凱;曹立強;耿菲
• 申請（專利權）人: 上海先方半導體有限公司;華進半導體封裝先導技術研發中心有限公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L23/31;H01L21/56;H01L23/488;H01L21/60
• 代理公司: 北京三聚陽光知識產權代理有限公司 11250
• 代理人: 薛異榮

一種芯片封裝結構及其封裝方法，芯片封裝結構包括：載體基板，所述載體基板具有第一表面，所述載體基板中具有芯片容納槽，所述芯片容納槽朝向所述第一表面；位于所述芯片容納槽內部的多個內置芯片，所述多個內置芯片沿垂直于芯片容納槽的底面的方向層疊設置；重布線結構，所述重布線結構位于第一表面且覆蓋所述多個內置芯片，所述重布線結構與所述內置芯片電學連接。所述芯片封裝結構的的集成度提高。

技術領域

本發明涉及封裝領域，具體涉及一種芯片封裝結構及其封裝方法。

背景技術

隨著集成電路技術的不斷發展，電子產品越來越向小型化、智能化、高性能以及高可靠性方向發展。而集成電路封裝不僅直接影響著集成電路、電子模塊乃至整機的性能，而且還制約著整個電子系統的小型化、低成本和可靠性。在集成電路晶片尺寸逐步縮小，集成度不斷提高的情況下，電子工業對集成電路封裝技術提出了越來越高的要求。因此如何提高封裝結構的集成度是本領域的重要課題。

發明內容

因此，本發明要解決的技術問題在于克服現有技術中芯片封裝結構集成度較差的問題。

本發明還提供一種芯片封裝結構，包括：載體基板，所述載體基板具有第一表面，所述載體基板中具有芯片容納槽，所述芯片容納槽朝向所述第一表面；位于所述芯片容納槽內部的多個內置芯片，所述多個內置芯片沿垂直于芯片容納槽的底面的方向層疊設置；重布線結構，所述重布線結構位于第一表面且覆蓋所述多個內置芯片，所述重布線結構與所述內置芯片電學連接。

可選的，所述多個內置芯片包括第一內置芯片至第N內置芯片，所述第一內置芯片至第N內置芯片在自所述芯片容納槽的底部至頂部的方向上依次排布，N為大于或等于2的整數；各內置芯片的背面朝向所述芯片容納槽的底面，各內置芯片的正面的邊緣區域均具有芯片焊盤；對于任意相鄰層的第k內置芯片和第k+1內置芯片，所述第k內置芯片的芯片焊盤位于所述第k+1內置芯片的側部，k為大于等于1且小于等于N－1的整數。

可選的，所述第一內置芯片至第N內置芯片均具有焊盤區，每一內置芯片的芯片焊盤均位于焊盤區；第一內置芯片的焊盤區至第N內置芯片的焊盤區呈階梯狀排列。

可選的，對于任意相鄰層的第k內置芯片和第k+1內置芯片，所述第k內置芯片的芯片焊盤和所述第k+1內置芯片的芯片焊盤通過鍵合線連接，所述第N內置芯片的芯片焊盤與所述重布線結構電學連接。

可選的，位于所述芯片容納槽中若干連接插塞，所述連接插塞具有相對的第一端和第二端，一個連接插塞的第一端對應連接一個內置芯片正面的芯片焊盤；每個所述連接插塞的第二端均與重布線結構連接。

可選的，所述第k+1內置芯片的面積小于或等于第k內置芯片的面積；所述多個內置芯片的厚度之和小于所述芯片容納槽的深度。

可選的，還包括：填充在所述芯片容納槽中且覆蓋所述多個內置芯片的第一介質層；所述重布線結構與所述第一介質層接觸。

可選的，還包括：位于所述重布線結構背向所述若干內置芯片一側的第二芯片，所述第二芯片的正面朝向重布線結構且與所述重布線導電層電學連接；塑封層，所述塑封層位于所述重布線導電層背向所述內置芯片的一側且包覆所述第二芯片。

可選的，還包括：導電柱，所述導電柱位于所述重布線結構背向所述內置芯片的一側，所述導電柱的一端與重布線結構電學連接；所述導電柱背向所述重布線結構的頂面至第一表面的距離大于所述第二芯片的背面至第一表面的距離；所述塑封層還覆蓋所述導電柱的側壁；若干焊球，所述焊球分別位于所述導電柱背向所述重布線結構的頂面。

可選的，所述重布線結構包括第二介質層和重布線導電層，所述重布線導電層位于部分所述第一介質層的表面和部分第一表面，所述第二介質層覆蓋所述重布線導電層、重布線導電層側部的第一介質層的表面、重布線導電層側部的第一表面；所述導電柱的一端位于部分所述重布線導電層上的第二介質層中且與重布線導電層連接。