[發(fā)明專利]基于雙端口RAM實現(xiàn)跨時鐘域通信的系統(tǒng)

有效

• 申請?zhí)枺?/td>: 202011463868.7
• 申請日: 2020-12-14
• 公開（公告）號: CN112579486B
• 公開（公告）日: 2023-02-21
• 發(fā)明（設計）人: 李廣興;劉士成
• 申請（專利權(quán)）人: 上海創(chuàng)遠儀器技術股份有限公司
• 主分類號: G06F13/12
• 分類號: G06F13/12
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔;鄭暄

本發(fā)明涉及一種基于雙端口RAM實現(xiàn)跨時鐘域通信的系統(tǒng)，包括雙端口RAM以及與雙端口RAM相連的狀態(tài)機，所述的雙端口RAM還與CPU相連接，用于進行地址劃分；所述的狀態(tài)機在空閑狀態(tài)持續(xù)監(jiān)測觸發(fā)信息地址，在信息地址中的內(nèi)容非零時，觸發(fā)狀態(tài)機跳轉(zhuǎn)至解碼狀態(tài)，鎖存協(xié)議信息并解碼協(xié)議信息，狀態(tài)機跳轉(zhuǎn)至不同的進程執(zhí)行進程操作，時序完成后更新狀態(tài)寄存器并返回空閑狀態(tài)。采用了本發(fā)明的基于雙端口RAM實現(xiàn)跨時鐘域通信的系統(tǒng)，實現(xiàn)了多個時鐘域信息傳遞的規(guī)范化，保證邏輯設計時序的穩(wěn)定可靠，并具有較強的拓展能力。本發(fā)明體現(xiàn)硬件邏輯為通信管道的特點，將外設的操控通過定義協(xié)議的形式實現(xiàn)，具有較強的靈活性。

技術領域

本發(fā)明涉及數(shù)字通信領域，尤其涉及數(shù)字通信邏輯設計領域，具體是指一種基于雙端口 RAM實現(xiàn)跨時鐘域通信的系統(tǒng)。

背景技術

傳統(tǒng)上，CPU與外設通過局部共享總線的形式進行通信，通信過程中，CPU是主，外設是從。在基于Verilog等硬件編程語言的邏輯設計領域，廣泛使用了AXI4，Wishbone等標準總線，標準總線時序可靠，但實現(xiàn)較為復雜，在定制系統(tǒng)中，如果采用標準總線實現(xiàn)CPU與外設的通信，需要較為嚴格的設計和驗證，開發(fā)周期較長，并且存在外設與外設通信需要CPU仲裁的復雜性。基于地址訪問的總線最簡單的形式包括地址線、數(shù)據(jù)線，讀寫使能控制線等信號，這種總線接口簡單，時序不復雜，在專用設備邏輯開發(fā)中廣泛使用。跨時鐘域邏輯設計存在一定的難度，為解決跨時鐘域問題，多信息共享的情況下一般多采用雙端口RAM進行時鐘域轉(zhuǎn)換。在雙端口RAM的兩側(cè)分別實現(xiàn)控制狀態(tài)機，實施事件監(jiān)測和存儲訪問的功能，可以實現(xiàn)CPU與外設，外設與外設，形成多節(jié)點網(wǎng)格的跨時鐘域數(shù)據(jù)通信。

發(fā)明內(nèi)容

本發(fā)明的目的是克服了上述現(xiàn)有技術的缺點，提供了一種滿足時序簡單、共享性好、適用范圍較為廣泛的基于雙端口RAM實現(xiàn)跨時鐘域通信的系統(tǒng)。

為了實現(xiàn)上述目的，本發(fā)明的基于雙端口RAM實現(xiàn)跨時鐘域通信的系統(tǒng)如下：

該基于雙端口RAM實現(xiàn)跨時鐘域通信的系統(tǒng)，其主要特點是，所述的系統(tǒng)包括雙端口 RAM以及與雙端口RAM相連的狀態(tài)機，所述的雙端口RAM還與CPU相連接，用于進行地址劃分；

所述的狀態(tài)機在空閑狀態(tài)持續(xù)監(jiān)測觸發(fā)信息地址，在信息地址中的內(nèi)容非零時，觸發(fā)狀態(tài)機跳轉(zhuǎn)至解碼狀態(tài)，鎖存協(xié)議信息并解碼協(xié)議信息，狀態(tài)機跳轉(zhuǎn)至不同的進程執(zhí)行進程操作，時序完成后更新狀態(tài)寄存器并返回空閑狀態(tài)。

較佳地，所述的雙端口RAM具有線性地址空間，所述的線性地址空間包括SFR寄存器和堆棧，所述的SFR寄存器用于實現(xiàn)全局觸發(fā)，所述堆棧用于保存不同外設進程信息。

較佳地，所述的雙端口RAM的存儲空間還分別對應不同外設，用于存儲對應進程FSM 及外設實體配置、狀態(tài)的信息。

較佳地，所述的SFR寄存器包括觸發(fā)信息地址，包括協(xié)議信息地址和狀態(tài)信息地址。

較佳地，所述的狀態(tài)機還接受外部觸發(fā)信號，在無CPU干預的情況下，實現(xiàn)實時動作并實時保存狀態(tài)快照。

較佳地，所述的CPU輪詢觸發(fā)信息地址的內(nèi)容，在監(jiān)測到信息地址中的內(nèi)容為全0時， SPI外設已完成操作。

較佳地，所述的系統(tǒng)還包括多個雙端口RAM和多個與狀態(tài)機，所述的多個雙端口RAM 均與CPU相連接，所述的多個狀態(tài)機與對應的雙端口RAM相連。

采用了本發(fā)明的基于雙端口RAM實現(xiàn)跨時鐘域通信的系統(tǒng)，對等化處理不同時鐘域的邏輯實體，一側(cè)的信息更新可以利用雙端口RAM自身的跨時鐘域特點實現(xiàn)觸發(fā)信號的傳遞，并在隨后的狀態(tài)跳轉(zhuǎn)中完成信息訪問。實現(xiàn)了多個時鐘域信息傳遞的規(guī)范化，保證邏輯設計時序的穩(wěn)定可靠，并具有較強的拓展能力。本發(fā)明體現(xiàn)硬件邏輯為通信管道的特點，將外設的操控通過定義協(xié)議的形式實現(xiàn)，具有較強的靈活性。拓撲結(jié)構(gòu)具有比較規(guī)范的實現(xiàn)，狀態(tài)機主體代碼可以實現(xiàn)一定程度的復用。減少多次開發(fā)的成本。

附圖說明