[發明專利]半導體器件及其制備方法

有效

• 申請號: 202011461680.9
• 申請日: 2020-12-14
• 公開（公告）號: CN112234435B
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 潘彥廷;靳晨星;劉鈿;師宇晨
• 申請（專利權）人: 陜西源杰半導體技術有限公司
• 主分類號: H01S5/34
• 分類號: H01S5/34;H01S5/343;H01L33/06
• 代理公司: 北京華進京聯知識產權代理有限公司 11606
• 代理人: 孫巖

1.一種半導體器件制備方法，其特征在于，包括如下步驟：

提供襯底，并在所述襯底的表面生長第一限制層；

在所述第一限制層遠離所述襯底的表面依序堆疊生長第一量子阱層與勢壘層再依序堆疊生長第二量子阱層與勢壘層，以生成有源層；

在所述有源層遠離所述第一限制層的表面生長第二限制層；

其中，所述第一量子阱層與所述第二量子阱層的波長差為10nm至20nm；

所述第一量子阱層的數量為5層至7層，所述第二量子阱層的數量為4層至5層；

所述第一量子阱層的厚度為50?至70?，所述第二量子阱層的厚度為50?至70?；

所述第一量子阱層的應力為+0.8%至+1.3%，所述第二量子阱層的應力為+0.8%至+1.3%，所述勢壘層的應力為-0.2%至-0.6%。

2.根據權利要求1所述的半導體器件制備方法，其特征在于，采用鋁銦鎵砷材料在所述第一限制層遠離所述襯底的表面依序堆疊生長所述第一量子阱層與所述勢壘層再依序堆疊生長所述第二量子阱層與所述勢壘層，以生成所述有源層。

3.根據權利要求1所述的半導體器件制備方法，其特征在于，還包括：

在所述襯底與所述第一限制層之間生長緩沖層；

在所述第二限制層遠離所述有源層的表面生長第一包覆層；

在所述第一包覆層遠離所述第二限制層的表面通過刻蝕形成多個間隔設置的條狀結構；

在所述多個條狀結構的表面和所述多個條狀結構的間隙形成第二包覆層，且所述第二包覆層設置有脊波導結構。

4.根據權利要求3所述的半導體器件制備方法，其特征在于，還包括：

采用In_1-xGa_xAs_yP_1-y材料在所述第一包覆層遠離所述第二限制層的表面通過刻蝕形成多個間隔設置的所述條狀結構；

其中，所述In_1-xGa_xAs_yP_1-y層中x的取值范圍為0.05至0.32，y的取值范圍為0.05至0.69。

5.根據權利要求3所述的半導體器件制備方法，其特征在于，還包括：

在所述脊波導結構遠離所述多個條狀結構的表面形成歐姆接觸層；

在所述歐姆接觸層遠離所述第二包覆層的表面形成第一金屬電極層；

在所述襯底遠離所述緩沖層的表面形成第二金屬電極層。

6.根據權利要求5所述的半導體器件制備方法，其特征在于，所述第二金屬電極層、所述襯底、所述緩沖層、所述第一限制層、所述有源層、所述第二限制層、所述第一包覆層、所述多個條狀結構、所述第二包覆層以及所述歐姆接觸層形成基體結構；所述半導體器件制備方法還包括：

在與所述條狀結構的長軸平行的所述基體結構的第一端面生長高反射鍍膜層；

在與所述條狀結構的長軸平行的所述基體結構的第二端面生長抗反射鍍膜層，其中，所述第一端面與所述第二端面相對設置。

7.一種半導體器件，其特征在于，包括：

襯底，所述襯底的表面堆疊排列設置有第一限制層、有源層以及第二限制層；

所述有源層包括沿所述堆疊方向設置的第一量子阱層和第二量子阱層，其中，所述第一量子阱層與所述第二量子阱層的波長差為10nm至20nm；

所述第一量子阱層的數量為5層至7層，所述第二量子阱層的數量為4層至5層；

所述第一量子阱層的厚度為50?至70?，所述第二量子阱層的厚度為50?至70?；

所述有源層還包括勢壘層，所述勢壘層、所述第一量子阱層以及所述第二量子阱層沿所述堆疊方向依序堆疊，所述第一量子阱層的應力為+0.8%至+1.3%，所述第二量子阱層的應力為+0.8%至+1.3%，所述勢壘層的應力為-0.2%至-0.6%。