[發(fā)明專利]一種采用多個環(huán)形延遲鏈的TDC電路系統(tǒng)

有效

• 申請?zhí)枺?/td>: 202011460350.8
• 申請日: 2020-12-11
• 公開（公告）號: CN112506029B
• 公開（公告）日: 2022-04-22
• 發(fā)明（設(shè)計）人: 張紅升;李潔;馬小東;劉紅江;劉挺;丁太云
• 申請（專利權(quán)）人: 重慶郵電大學(xué)
• 主分類號: G04F10/00
• 分類號: G04F10/00
• 代理公司: 北京同恒源知識產(chǎn)權(quán)代理有限公司 11275
• 代理人: 趙榮之

本發(fā)明涉及一種采用多個環(huán)形延遲鏈的TDC電路系統(tǒng)，屬于時間精密測量領(lǐng)域。該系統(tǒng)包括延遲器、與門電路和D觸發(fā)器，且該系統(tǒng)通過將START信號同時引入環(huán)形結(jié)構(gòu)的延遲線，然后在STOP信號來臨時也同時引入各個延遲線上D觸發(fā)器的時鐘端口對延遲線狀態(tài)進(jìn)行采樣，計算通過延遲單元的個數(shù)。本發(fā)明通過將每個環(huán)形延遲線的首個延遲單元以及末位的延遲單元用與門以及反相器代替，但延遲時間通過設(shè)計與其他延遲單元一致，這樣此結(jié)構(gòu)在不耗費(fèi)其他資源的條件下，減少使用延遲單元以及觸發(fā)器就達(dá)到了傳統(tǒng)結(jié)構(gòu)所達(dá)到的測量效果。

技術(shù)領(lǐng)域

本發(fā)明屬于時間精密測量領(lǐng)域，涉及一種采用多個環(huán)形延遲鏈的TDC電路系統(tǒng)。

背景技術(shù)

TDC(Time to Digital Converters)即時間數(shù)字轉(zhuǎn)換技術(shù)，又稱時間數(shù)字轉(zhuǎn)換器。是由多學(xué)科、多技術(shù)領(lǐng)域交叉形成的一門專業(yè)技術(shù)，包含了物理、數(shù)學(xué)、電路、信號處理和檢測技術(shù)等內(nèi)容。它能處理兩個異步信號之間的時間間隔,將其轉(zhuǎn)換為數(shù)字信號并存儲，然后將數(shù)據(jù)傳送給處理器進(jìn)行運(yùn)算。其在精密測量中有著極為重要的地位，許多應(yīng)用領(lǐng)域的先進(jìn)水平與時間間隔測量的精度密切相關(guān)。

日常生活中我們對時間的測量沒有特別高的精度要求，但在高精度測量領(lǐng)域，往往要求時間數(shù)字轉(zhuǎn)換器達(dá)到ps級的測時精度，對高性能時間數(shù)字轉(zhuǎn)換器的研究就凸顯出了重要性。時間數(shù)字轉(zhuǎn)換器以其高精度的測量和優(yōu)越的性能常常被用在雷達(dá)測距和激光測距領(lǐng)域、激光制導(dǎo)領(lǐng)域、航空航天領(lǐng)域、電子測量領(lǐng)域、醫(yī)學(xué)領(lǐng)域以及高能物理等領(lǐng)域中。在激光測距領(lǐng)域，TDC通過對激光脈沖的時間間隔的測量，來獲得待測物體的距離信息，再由此得到精確的位置信息；在航空航天領(lǐng)域，通過測量反射波與反射波之間的時間間隔來對飛行器的高度進(jìn)行標(biāo)定并準(zhǔn)確導(dǎo)航；在電子測量領(lǐng)域中，TDC是信號發(fā)生儀、示波器、邏輯分析儀等器件的核心模塊；在醫(yī)學(xué)領(lǐng)域，TDC是正電子斷層掃描儀的重要組成部分；在高能物理領(lǐng)域里面，TDC主要用于測量粒子的飛行時間，以達(dá)到甄別粒子種類的目的。在超聲波液體流量測量中，TDC通過對先后接收到的順流以及逆流超聲波信號時間間隔的測量來實(shí)現(xiàn)流量計量。TDC在眾多領(lǐng)域都扮演著極其重要的角色。

早期TDC電路通常由印刷線路板上的分立元件組成。且通常是模擬數(shù)字混合電路。由分立元件組成的TDC電路功耗高，面積大，穩(wěn)定性差。隨著超大規(guī)模集成電路VLSI技術(shù)的迅速發(fā)展出現(xiàn)了高精度的TDC芯片,在保持原有的高分辨率的前提下，提高了集成度，降低了功耗，并大大減小了電路的面積。TDC電路設(shè)計開始從傳統(tǒng)的在PCB板上實(shí)現(xiàn)的模擬式電路逐漸進(jìn)入數(shù)字化高集成度、低功耗、高性能電路時代，該類芯片也開始廣泛應(yīng)用于物理實(shí)驗(yàn)、工業(yè)測量以及軍事國防當(dāng)中，逐漸成為當(dāng)今高精度時間測量領(lǐng)域的主流。

現(xiàn)有實(shí)現(xiàn)數(shù)字化TDC的技術(shù)手段目前主要可通過專用集成電路(ApplicationSpecific Integrated Circuit，ASIC)技術(shù)以及現(xiàn)場可編程門陣列(Field ProgrammableGate Array,FPGA)技術(shù)兩種。后者設(shè)計成本低、開發(fā)周期短且具有很好的靈活性，但是由于受布局布線延遲的影響，基于FPGA的TDC精度較低；而基于ASIC的設(shè)計方式雖然設(shè)計周期比較長，但是能夠達(dá)到較高的測試精度，這也是當(dāng)前的研究熱點(diǎn)之一。目前國內(nèi)TDC的設(shè)計較多都基于FPGA進(jìn)行研究與設(shè)計，面向工程應(yīng)用的專用TDC芯片較少。其中利用FPGA的一般采用抽頭延遲鏈的方法來進(jìn)行設(shè)計，精度可達(dá)到百ps級精度；而在ASIC設(shè)計中，TI公司就采用基于環(huán)形振蕩器以及計數(shù)器結(jié)構(gòu)設(shè)計了一款TDC芯片：TDC-7200，其能達(dá)到55ps的最低分辨率。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的目的在于提供一種采用多個環(huán)形延遲鏈的TDC電路系統(tǒng)，本設(shè)計相較于傳統(tǒng)抽頭延遲鏈結(jié)構(gòu)，使用更少資源即可實(shí)現(xiàn)同等的測量結(jié)果。完成兩個信號之間的高精度時間測量，同時也保持較大的動態(tài)測量范圍。

為達(dá)到上述目的，本發(fā)明提供如下技術(shù)方案：

一種采用多個環(huán)形延遲鏈的TDC電路系統(tǒng)，該系統(tǒng)包括延遲器、與門電路和D觸發(fā)器，且該系統(tǒng)通過輸出的格雷碼值判斷通過多少個延遲器來計算兩個信號之間的時間差值。