[發明專利]具有溝道場管理結構的垂直串驅動器

在審

• 申請號: 202011451865.1
• 申請日: 2020-12-10
• 公開（公告）號: CN113451320A
• 公開（公告）日: 2021-09-28
• 發明（設計）人: 冀東;黃廣宇;D·蒂梅高達
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L27/11556
• 分類號: H01L27/11556;H01L27/11529;H01L27/11582;H01L27/11573;H01L29/40;H01L29/78
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 鄔少俊

一種用于三維(3D)存儲器器件的驅動器電路，其具有電耦合到柵極導體的場管理結構。當在源極導體與漏極導體之間存在電壓差并且柵極導體未被偏置時，場管理結構在3D存儲器器件的垂直溝道中引起電場峰。該電場峰可以調節驅動器電路的電響應，使得電路能夠具有更高擊穿閾值電壓和改進的驅動電流。因此，該驅動器電路可以實現在存儲器陣列上方而非在存儲器陣列電路下的可縮放垂直串驅動器。

技術領域

說明書總體上涉及三維存儲器結構，并且更特別地，說明書涉及垂直串驅動器。

背景技術

三維(3D)存儲器器件包括堆疊的3D存儲器陣列，其與水平存儲器陣列相比具有增大的位密度。堆疊的存儲器陣列是指具有3D架構的存儲器陣列，3D架構在水平方向以及在垂直層堆疊體中都具有位單元。在堆疊的陣列中每單位集成電路面積的位密度較高，因為可以在垂直溝道周圍而非僅在水平溝道周圍形成單元。堆疊的存儲器陣列具有可以用串驅動器控制的位串。

盡管存儲器陣列是垂直堆疊的，但是用于堆疊硅CMOS(互補金屬氧化物半導體)器件的傳統串驅動器具有掩埋在堆疊的陣列下的水平幾何結構。新興的制造工藝能夠縮小溝道并且減小3D陣列的水平布局。然而，具有水平幾何結構的串驅動器需要管芯上的面積，這約束了增大垂直溝道的密度的能力。因此，在水平幾何結構中增大密度的約束可以限制用于將垂直存儲器器件縮放到更高密度的開發路線圖。

附圖說明

以下描述包括對附圖的討論，附圖具有通過實施方式的示例的方式而給出的圖示。應當以示例而非限制的方式來理解附圖。如本文所用，對一個或多個示例的引用將被理解為描述包括在本發明至少一個實施方式中的特定特征、結構或特性。本文中出現的諸如“在一個示例中”或“在替代示例中”的短語提供了本發明的實施方式的示例，并且未必全部指相同的實施方式。然而，它們也未必相互排斥。

圖1是具有堆疊存儲器的電路的截面的示例的表示，該堆疊存儲器具有階梯區域，該階梯區域具有帶有場管理結構的垂直串驅動器。

圖2A是具有場管理結構的垂直串驅動器的截面的示例的表示。

圖2B是具有對稱的場管理結構的垂直串驅動器的截面的示例的表示。

圖3是用于垂直串驅動器的階梯柵極的截面的示例的表示。

圖4是具有階梯柵極的垂直串驅動器的截止狀態中的電流響應的示例的圖解表示。

圖5A是具有垂直串驅動器的電路的俯視圖的示例的表示。

圖5B是垂直串驅動器的俯視圖的示例的表示。

圖5C是具有圓形輪廓的垂直串驅動器的布局的示例的表示。

圖5D是具有六邊形輪廓的垂直串驅動器的布局的示例的表示。

圖5E是具有正方形輪廓的垂直串驅動器的布局的示例的表示。

圖6A-圖6L是具有場管理結構的垂直串驅動器的處理階段的截面的圖解表示。

圖7A-圖7F是具有對稱的場管理結構的垂直串驅動器的處理階段的截面的圖解表示。

圖8A是系統的示例的框圖，該系統具有固態驅動器(SSD)的硬件視圖，該固態驅動器具有非易失性陣列，該非易失性陣列具有帶有場管理結構的垂直串驅動器。

圖8B是系統的邏輯視圖的示例的框圖，該系統具有固態驅動器(SSD)，該固態驅動器具有非易失性陣列，該非易失性陣列具有帶有場管理結構的垂直串驅動器。

圖9是用于創建具有場管理結構的垂直串驅動器的工藝的示例的流程圖。

圖10是可以在其中實施具有帶有場管理結構的垂直串驅動器的三維存儲器的計算系統的示例的框圖。