[發明專利]一種基于JTAG接口的軍用FPGA通用重構電路在審
| 申請號： | 202011451796.4 | 申請日： | 2020-12-09 |
| 公開（公告）號： | CN112596743A | 公開（公告）日： | 2021-04-02 |
| 發明（設計）人： | 陳雷;孫華波;李政;李學武;張帆;李琦;李明哲 | 申請（專利權）人： | 北京時代民芯科技有限公司;北京微電子技術研究所 |
| 主分類號： | G06F8/61 | 分類號： | G06F8/61 |
| 代理公司： | 中國航天科技專利中心 11009 | 代理人： | 馬全亮 |
| 地址： | 100076 北*** | 國省代碼： | 北京;11 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 基于 jtag 接口 軍用 fpga 通用 電路 | ||
1.基于JTAG接口的軍用FPGA通用重構電路，其特征在于：所述重構電路(102)連接上位機(101)、CPLD(103)、PROM(104)以及FPGA(105)；
重構電路(102)接收上位機(101)發送的指令后，根據傳輸協議解析指令數據，指令數據包括鏈路識別指令、器件選擇指令、器件擦除指令、器件編程指令、器件回讀指令以及器件CRC校驗指令；在確定指令數據后，重構電路(102)將之轉化為相應的JTAG指令，對JTAG鏈路中的CPLD(103)、PROM(104)以及FPGA(105)按照指令進行操作，完成后，向上位機(101)發送“指令執行完成”響應，并進入接收上位機(101)指令的待機狀態；
所述重構電路(102)包括8個功能管腳，其中輸入管腳4個，分別為：時鐘管腳CLK、復位管腳RST、通信數據輸入管腳UART_IN、JTAG數據輸出數據管腳TDO；輸出管腳4個，分別為：JTAG時鐘管腳TCK、JTAG模式選擇管腳TMS、JTAG數據輸入管腳TDI、通信數據輸出管腳UART_OUT，其中：
重構電路(102)的通信數據輸入管腳UART_IN管腳連接上位機(101)的輸出管腳COM_OUT，重構電路(102)的通信數據輸出管腳UART_OUT管腳連接上位機(101)的輸入管腳COM_IN；
重構電路(102)的JTAG時鐘管腳TCK管腳連接CPLD(103)的JTAG時鐘管腳TCK_C、連接PROM(104)的JTAG時鐘管腳TCK_P、連接FPGA(105)的JTAG時鐘管腳TCK_F；
重構電路(102)的JTAG模式選擇管腳TMS管腳連接CPLD(103)的JTAG模式選擇管腳TMS_C、連接PROM(104)的JTAG模式選擇管腳TMS_P、連接FPGA(105)的JTAG模式選擇管腳TMS_F；
重構電路(102)的JTAG數據輸入管腳TDI管腳連接CPLD(103)的JTAG數據輸入選擇管腳TDI_C；
CPLD(103)的JTAG數據輸出管腳TDO_C連接PROM(104)的JTAG數據輸入管腳TDI_P，PROM(104)的JTAG數據輸出管腳TDO_P連接FPGA(105)的JTAG數據輸入管腳TDI_F；
重構電路(102)的JTAG數據輸出數據管腳TDO連接FPGA(103)的JTAG數據輸出選擇管腳TDO_F；
重構電路(102)通過CLK管腳接收外部時鐘信號，通過RST管腳接收外部復位信號；
在重構電路(102)上電后的任一狀態，若將復位管腳RST置為0電平，則重構電路(102)進入復位狀態。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于北京時代民芯科技有限公司;北京微電子技術研究所，未經北京時代民芯科技有限公司;北京微電子技術研究所許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202011451796.4/1.html，轉載請聲明來源鉆瓜專利網。
