[發明專利]集成式組合件以及形成集成式組合件的方法

在審

• 申請號: 202011447420.6
• 申請日: 2020-12-09
• 公開（公告）號: CN112951837A
• 公開（公告）日: 2021-06-11
• 發明（設計）人: J·D·霍普金斯;P·納拉亞南;J·D·格林利
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L27/11551
• 分類號: H01L27/11551;H01L27/11524;H01L27/11578;H01L27/1157
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本申請案涉及集成式組合件以及形成集成式組合件的方法。一些實施例包含一種形成集成式組合件的方法。交替的第一和第二材料的堆疊形成于導電結構之上。所述導電結構包含含金屬材料之上的含半導體材料。開口形成為延伸穿過所述堆疊且穿過所述含半導體材料，以使所述含金屬材料暴露。所述含半導體材料摻雜有碳和/或摻雜有一或多種金屬。在所述含半導體材料的所述摻雜之后，移除所述堆疊的所述第二材料以形成空隙。導電材料形成于所述空隙內。絕緣材料形成于所述開口內。一些實施例包含具有分布在半導體材料的至少一部分內的碳的集成式組合件。

技術領域

集成式組合件(例如三維NAND存儲器裝置)，以及形成集成式組合件的方法。

背景技術

存儲器為電子系統提供數據存儲。快閃存儲器是一種類型的存儲器，且大量用于現代計算機和裝置中。舉例來說，現代個人計算機可將BIOS存儲在快閃存儲器芯片上。作為另一實例，越來越常見的是，計算機和其它裝置利用呈固態驅動器形式的快閃存儲器來代替常規硬盤驅動器。作為又一實例，快閃存儲器在無線電子裝置中普及，這是因為快閃存儲器使得制造商能夠在新的通信協議變得標準化時支持所述新的通信協議，且使得制造商能夠提供針對增強特征遠程升級裝置的能力。

NAND可以是快閃存儲器的基本架構，且可經配置以包括豎直堆疊的存儲器單元。

在具體地描述NAND之前，可能有幫助的是更一般地描述集成式布置內的存儲器陣列的關系。圖1示出包含以下各項的現有技術裝置1000的框圖：存儲器陣列1002，其具有布置成行和列的多個存儲器單元1003；以及存取線1004(例如，用以傳導信號的字線WL0到WLm)和第一數據線1006(例如，用以傳導信號的位線BL0到BLn)。存取線1004和第一數據線1006可用于將信息傳送到存儲器單元1003且從所述存儲器單元傳送信息。行解碼器1007和列解碼器1008解碼地址線1009上的地址信號A0到AX，以確定要存取存儲器單元1003中的哪些存儲器單元。感測放大器電路1015操作以確定從存儲器單元1003讀取的信息的值。I/O電路1017在存儲器陣列1002與輸入/輸出(I/O)線1005之間傳送信息的值。I/O線1005上的信號DQ0到DQN可表示從存儲器單元1003讀取或將寫入到所述存儲器單元的信息的值。其它裝置可通過I/O線1005、地址線1009或控制線1020與裝置1000通信。存儲器控制單元1018用于控制將在存儲器單元1003上執行的存儲器操作，并利用控制線1020上的信號。裝置1000可分別在第一供應線1030和第二供應線1032上接收供應電壓信號Vcc和Vss。裝置1000包含選擇電路1040和輸入/輸出(I/O)電路1017。選擇電路1040可經由I/O電路1017對信號CSEL1到CSELn作出響應，以選擇第一數據線1006和第二數據線1013上的可表示待從存儲器單元1003讀取或待編程到所述存儲器單元中的信息的值的信號。列解碼器1008可基于地址線1009上的A0到AX地址信號來選擇性地激活CSEL1到CSELn信號。選擇電路1040可選擇第一數據線1006和第二數據線1013上的信號，以在讀取和編程操作期間，提供存儲器陣列1002與I/O電路1017之間的通信。