[發明專利]一種半導體器件及其制作方法

在審

• 申請號: 202011446820.5
• 申請日: 2020-12-09
• 公開（公告）號: CN112582408A
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 劉峻;鞠韶復
• 申請（專利權）人: 長江先進存儲產業創新中心有限責任公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234;H01L27/24
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 遠明

本申請公開了一種半導體器件及其制作方法，半導體器件包括襯底和設置在襯底上的第一器件和第二器件；第一器件包括第一柵極、第一源漏區和位于第一柵極橫向兩側的第一間隔單元；第一源漏區包括第一輕摻雜區，且第一間隔單元在襯底上的正投影位于第一輕摻雜區內；第二器件包括第二柵極、第二源漏區和位于第二柵極橫向兩側的第二間隔單元；第二源漏區包括第二輕摻雜區，且第二間隔單元在襯底上的正投影位于第二輕摻雜區內；第一間隔單元在襯底上的正投影的橫向寬度大于第二間隔單元在襯底上的正投影的橫向寬度。本申請可以同時滿足高壓器件的高穩定性和低壓器件的高電流驅動性能，從而提高半導體器件的運行性能。

技術領域

本申請涉及半導體技術領域，尤其涉及一種半導體器件及其制作方法。

背景技術

隨著存儲單元的特征尺寸接近下限，平面工藝和制作技術變得更加困難，而且成本更加高昂。因此，平面存儲單元的存儲密度接近上限。3D存儲架構能夠解決平面存儲單元中的密度限制。3D存儲架構包括存儲陣列以及用于控制往返于存儲陣列的信號的外圍器件。例如，相變存儲器(PCM，Phase Change Memory)可以基于以電熱方式對相變材料所做的加熱和淬火來利用相變材料中的非晶相和晶相的電阻率之間的差異，PCM陣列單元可以垂直堆疊以形成3D PCM。

在外圍器件中，HVMOS(高壓金屬氧化物半導體，High Voltage Metal OxideSemiconductor)器件和LVMOS(低壓金屬氧化物半導體，Low Voltage Metal OxideSemiconductor)器件用于形成存儲器(例如3D PCM)的驅動電路，但是，現有的制作工藝在保證HVMOS器件高穩定性時，無法滿足LVMOS器件的高電流驅動性能，不利于提高存儲器的高性能運行。

發明內容

本申請提供一種半導體器件及其制作方法，可以同時滿足高壓器件的高穩定性和低壓器件的高電流驅動性能，有利于提高半導體器件的運行性能。

本申請提供一種半導體器件，包括：

襯底；

第一器件，包括：

第一柵極，位于所述襯底上；

第一間隔單元，位于所述襯底上且位于所述第一柵極橫向兩側；

第一源漏區，包括位于所述襯底中的第一重摻雜區以及位于所述第一重摻雜區和所述第一柵極之間的第一輕摻雜區；其中，所述第一間隔單元在所述襯底上的正投影位于所述第一輕摻雜區內；

第二器件，與所述第一器件間隔設置，且包括：

第二柵極，位于所述襯底上；

第二間隔單元，位于所述襯底上且位于所述第二柵極橫向兩側；

第二源漏區，包括位于所述襯底中的第二重摻雜區以及位于所述第二重摻雜區和所述第二柵極之間的第二輕摻雜區；其中，所述第二間隔單元在所述襯底上的正投影位于所述第二輕摻雜區內；

其中，位于所述第一柵極橫向兩側中任意一側的所述第一間隔單元在所述襯底上的正投影的橫向寬度，大于位于所述第二柵極橫向兩側中任意一側的所述第二間隔單元在所述襯底上的正投影的橫向寬度。

可選的，所述第一間隔單元為單層結構或依次設置于所述第一柵極橫向兩側的多層結構；

所述第二間隔單元為單層結構或依次設置于所述第二柵極橫向兩側的多層結構。

可選的，所述第一間隔單元包括依次位于所述第一柵極橫向兩側的第一間隔層和第二間隔層；

所述第二間隔單元包括位于所述第二柵極橫向兩側的所述第一間隔層。