[發明專利]處理器驗證方法、設備及可讀存儲介質

有效

• 申請號: 202011446163.4
• 申請日: 2020-12-11
• 公開（公告）號: CN112231164B
• 公開（公告）日: 2021-08-27
• 發明（設計）人: 張延飛;高峰;龐川;付鵬宇;程睿
• 申請（專利權）人: 鵬城實驗室
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 深圳市世紀恒程知識產權代理事務所 44287
• 代理人: 晏波

本申請公開了一種處理器驗證方法、設備及可讀存儲介質，所述處理器驗證方法包括：獲取測試用例對應的配置信息，并生成所述測試用例對應的測試覆蓋目標信息，進而將所述配置信息解析為指令約束，并基于所述測試覆蓋目標信息，對基于所述指令約束生成的測試指令流進行覆蓋率分析，獲得覆蓋率分析結果，進而基于所述覆蓋率分析結果，對所述測試覆蓋目標信息和所述指令約束進行更新，以進行指令發包，獲得目標指令流，進而基于所述目標指令流進行處理器驗證，獲得目標驗證結果。本申請解決了處理器驗證時測試效率低的技術問題。

技術領域

本申請涉及通信技術領域，尤其涉及一種處理器驗證方法、設備及可讀存儲介質。

背景技術

隨著金融科技，尤其是互聯網科技金融的不斷發展，越來越多的技術（如分布式、區塊鏈Blockchain、人工智能等）應用在金融領域，但金融業也對技術提出了更高的要求，如對金融業對應待辦事項的分發也有更高的要求。

隨著計算機軟件的不斷發展，計算機軟件的應用領域也越來越廣泛，目前，在開發處理器時，通常需要對處理器進行驗證，例如，RISC-V處理器驗證等，目前，在進行RISC-V處理器驗證時，通常基于測試用例的配置信息，生成特定數量的指令以進行仿真，并在仿真完成后，分析覆蓋率數據后得出該用例的測試效果，以調整測試用例的配置信息直至達到覆蓋的目標，其中，測試過程為多輪迭代過程，但是，由于待測的功能點紛繁復雜而且比較零散，某一個或某一些功能點未覆蓋到是高概率發生的事件，進而將導致處理器驗證時的測試過程迭代次數過高，進而導致處理器驗證時的測試效率較低。

發明內容

本申請的主要目的在于提供一種處理器驗證方法、設備及可讀存儲介質，旨在解決現有技術中處理器驗證時測試效率低的技術問題。

為實現上述目的，本申請提供一種處理器驗證方法，所述處理器驗證方法應用于處理器驗證設備，所述處理器驗證方法包括：

獲取測試用例對應的配置信息，并生成所述測試用例對應的測試覆蓋目標信息；

將所述配置信息解析為指令約束，并基于所述測試覆蓋目標信息，對基于所述指令約束生成的測試指令流進行覆蓋率分析，獲得覆蓋率分析結果；

基于所述覆蓋率分析結果，對所述測試覆蓋目標信息和所述指令約束進行更新，以進行指令發包，獲得目標指令流；

基于所述目標指令流進行處理器驗證，獲得目標驗證結果。

本申請還提供一種處理器驗證裝置，所述處理器驗證裝置為虛擬裝置，且所述處理器驗證裝置應用于處理器驗證設備，所述處理器驗證裝置包括：

生成模塊，用于獲取測試用例對應的配置信息，并生成所述測試用例對應的測試覆蓋目標信息；

覆蓋率分析模塊，用于將所述配置信息解析為指令約束，并基于所述測試覆蓋目標信息，對基于所述指令約束生成的測試指令流進行覆蓋率分析，獲得覆蓋率分析結果；

更新模塊，用于基于所述覆蓋率分析結果，對所述測試覆蓋目標信息和所述指令約束進行更新，以進行指令發包，獲得目標指令流；

驗證模塊，用于基于所述目標指令流進行處理器驗證，獲得目標驗證結果。

本申請還提供一種處理器驗證設備，所述處理器驗證設備為實體設備，所述處理器驗證設備包括：存儲器、處理器以及存儲在所述存儲器上并可在所述處理器上運行的所述處理器驗證方法的程序，所述處理器驗證方法的程序被處理器執行時可實現如上述的處理器驗證方法的步驟。

本申請還提供一種可讀存儲介質，所述可讀存儲介質上存儲有實現處理器驗證方法的程序，所述處理器驗證方法的程序被處理器執行時實現如上述的處理器驗證方法的步驟。