[發(fā)明專利]一種具有電磁干擾防護(hù)的FOWLP封裝結(jié)構(gòu)的制備方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202011446014.8
• 申請(qǐng)日: 2020-12-11
• 公開(kāi)（公告）號(hào): CN112582358A
• 公開(kāi)（公告）日: 2021-03-30
• 發(fā)明（設(shè)計(jì)）人: 汪民
• 申請(qǐng)（專利權(quán)）人: 華天科技（南京）有限公司
• 主分類號(hào): H01L23/31
• 分類號(hào): H01L23/31;H01L23/552;H01L21/60
• 代理公司: 西安通大專利代理有限責(zé)任公司 61200
• 代理人: 張海平

本發(fā)明公開(kāi)了一種具有電磁干擾防護(hù)的FOWLP封裝結(jié)構(gòu)的制備方法，屬于集成電路封裝領(lǐng)域。所述制備方法包括：a)在芯片的芯片焊盤上制備導(dǎo)電凸點(diǎn)，芯片背面與載體粘合，制得芯片封裝單元；b)在所得芯片封裝單元的邊緣粘貼金屬部件，所述金屬部件與所述載體構(gòu)成防護(hù)底座；c)向所得防護(hù)底座內(nèi)進(jìn)行塑封后，將塑封后的表面進(jìn)行研磨，研磨至露出導(dǎo)電凸點(diǎn)后，在露出的導(dǎo)電凸點(diǎn)上進(jìn)行再布線操作和植球操作，制得具有電磁干擾防護(hù)的FOWLP封裝結(jié)構(gòu)。本發(fā)明所述制備方法通過(guò)簡(jiǎn)單高效的工藝方法，無(wú)需依賴額外的噴鍍或?yàn)R射設(shè)備，能夠有效控制具有電磁干擾防護(hù)的FOWLP封裝結(jié)構(gòu)的制備成本投入。

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路封裝領(lǐng)域，涉及一種具有電磁干擾防護(hù)的FOWLP封裝結(jié)構(gòu)的制備方法。

背景技術(shù)

WLP(晶圓級(jí)封裝)具備體型小的優(yōu)點(diǎn)，但是隨著芯片功能需求增加，引腳輸出會(huì)更多，F(xiàn)OWLP(Fan Out晶圓級(jí))能一定程度上確保芯片更多的引腳輸出。另外，隨著5G的發(fā)展，對(duì)于芯片封裝電磁干擾的屏蔽防護(hù)需求越來(lái)越高。

當(dāng)前FOWLP常見(jiàn)的有Infineon eWLP封裝和TSMC FOWLP封裝結(jié)構(gòu).Infineon eWLP采用Chip Face Down(芯片正面朝下)方式通過(guò)膠膜貼到載體上.然后進(jìn)行塑封，塑封完成后將膠膜及載體去除漏出Chip正面，后續(xù)通過(guò)RDL再布線工藝完成FOWLP封裝結(jié)構(gòu)如果要實(shí)現(xiàn)電磁干擾屏蔽，需要采用金屬濺射或涂敷電磁干擾防護(hù)層在封裝體的表面，工藝程序步驟多。

TSMC FOWLP封裝結(jié)構(gòu)其實(shí)現(xiàn)方法為在Chip上通過(guò)電鍍方法得到凸點(diǎn)，然后將芯片正面朝上貼到載體上，并進(jìn)行塑封，塑封完成后通過(guò)打磨漏出凸點(diǎn)，后續(xù)進(jìn)行RDL工藝完成焊盤布局并植球得FOWLP封裝結(jié)構(gòu)，如果要實(shí)現(xiàn)電磁干擾屏蔽的功能，需要采用金屬濺射或涂敷電磁干擾防護(hù)層在封裝體的表面，具體工藝操作復(fù)雜。

發(fā)明內(nèi)容

為了克服上述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種具有電磁干擾防護(hù)的FOWLP封裝結(jié)構(gòu)的制備方法。本發(fā)明所述制備方法通過(guò)簡(jiǎn)單高效的工藝方法，制得具有電磁干擾防護(hù)的FOWLP封裝結(jié)構(gòu)。

為了達(dá)到上述目的，本發(fā)明采用以下技術(shù)方案予以實(shí)現(xiàn)：

本發(fā)明公開(kāi)了一種具有電磁干擾防護(hù)的FOWLP封裝結(jié)構(gòu)的制備方法，包括以下步驟：

a)在芯片的芯片焊盤上制備導(dǎo)電凸點(diǎn)，芯片背面與載體粘合，制得芯片封裝單元；

b)在所得芯片封裝單元的邊緣粘貼金屬部件，所述金屬部件與所述載體構(gòu)成防護(hù)底座；

c)向所得防護(hù)底座內(nèi)進(jìn)行塑封后，將塑封后的表面進(jìn)行研磨，研磨至露出導(dǎo)電凸點(diǎn)后，在露出的導(dǎo)電凸點(diǎn)上進(jìn)行再布線操作和植球操作，制得具有電磁干擾防護(hù)的FOWLP封裝結(jié)構(gòu)。

優(yōu)選地，步驟c)中，所述再布線操作和植球操作，具體包括以下操作：

先在所述經(jīng)研磨露出導(dǎo)電凸點(diǎn)的塑封表面上制備金屬線路的電鍍層，將所得電鍍層進(jìn)行刻蝕得到金屬線路焊盤，所述金屬線路焊盤與導(dǎo)電凸點(diǎn)對(duì)應(yīng)，然后繼續(xù)沉積表面保護(hù)層最后在所述金屬線路焊盤上植入封裝體焊球。

進(jìn)一步優(yōu)選地，封裝體焊為錫球或錫銀合金球。

優(yōu)選地，步驟a)中，所述導(dǎo)電凸點(diǎn)通過(guò)電鍍金屬法或引線鍵合方法制備。

優(yōu)選地，芯片背面通過(guò)粘膠膜與載體粘合。

進(jìn)一步優(yōu)選地，芯片背面采用Face Up方式與載體粘合。

優(yōu)選地，載體為金屬載具。

優(yōu)選地，金屬部件的材質(zhì)為銅。

優(yōu)選地，導(dǎo)電凸點(diǎn)為金屬凸點(diǎn)。

進(jìn)一步優(yōu)選地，金屬凸點(diǎn)的材料為銅或銀合金。