[發明專利]一種絕緣體上硅結構及其方法

在審

• 申請號: 202011443228.X
• 申請日: 2020-12-08
• 公開（公告）號: CN112582332A
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 魏星;高楠;薛忠營
• 申請（專利權）人: 上海新昇半導體科技有限公司;中國科學院上海微系統與信息技術研究所
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/324;H01L27/12
• 代理公司: 上海思捷知識產權代理有限公司 31295
• 代理人: 王宏婧

本發明提供的一種絕緣體上硅結構及其方法，所述絕緣體上硅結構的方法包括以下步驟：提供一鍵合結構，所述鍵合結構包括第一襯底、第二襯底和絕緣埋層，所述絕緣埋層位于所述第一襯底和第二襯底之間；從所述鍵合結構上剝離去除部分厚度的所述第一襯底，以得到絕緣體上硅結構；通過恒溫退火工藝平坦化處理所述絕緣體上硅結構，所述恒溫退火工藝的壓強低于常壓。本發明通過恒溫退火工藝平坦化處理所述絕緣體上硅結構，所述恒溫退火工藝的壓強低于常壓，可以有效減少滑移線的數量，同時不會影響頂層硅的平坦化效果。

技術領域

本發明涉及半導體制造領域，特別是涉及一種絕緣體上硅結構及其方法。

背景技術

絕緣體上硅(Silicon-On-Insulator，SOI)，該技術是在頂層硅和背襯底之間引入至少一層埋氧化層。主要是指硅晶體管結構在絕緣體之上的意思，原理就是在硅晶體管之間，加入絕緣體物質，可使兩者之間的寄生電容比原來的少上一倍。SOI材料的優點：可以實現集成電路中元器件的介質隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應小及特別適用于低壓低功耗電路等優勢，因此可以說SOI將有可能成為深亞微米的低壓、低功耗集成電路的主流技術。此外，SOI材料還被用來制造MEMS光開關，如利用體微機械加工技術。對于SOI材料而言，頂層硅厚度均勻性是一個關鍵參數，該參數對器件性能有重要影響。

在SOI工藝制程中，對頂層硅的平坦化處理通常采用化學機械拋光(ChemicalMechanical Polishing，CMP)工藝，但是，隨著對頂層硅均勻性要求的提升，CMP工藝的拋光效果已無法滿足制程要求。

為了解決上述問題，采用高溫常壓退火工藝來平坦化處理頂層硅表面，其相較于CMP工藝，可以大幅度提高頂層硅厚度的均勻性，但是會出現滑移線(slipline)的情況。為此通過降低退火溫度來緩解滑移線的數量，但是退火溫度降低會影響頂層硅的平坦化效果。

發明內容

本發明提供一種絕緣體上硅結構及其方法，可以減少滑移線的數量，同時不會影響頂層硅的平坦化效果。

為了解決上述技術問題，本發明提供了一種絕緣體上硅結構的方法，包括以下步驟：

提供一鍵合結構，所述鍵合結構包括第一襯底、第二襯底和絕緣埋層，所述絕緣埋層位于所述第一襯底和第二襯底之間；

從所述鍵合結構上剝離去除部分厚度的所述第一襯底，以得到絕緣體上硅結構；

通過恒溫退火工藝平坦化處理所述絕緣體上硅結構，所述恒溫退火工藝的壓強低于常壓。

可選的，所述恒溫退火工藝的退火壓強不高于100torr。

進一步的，所述絕緣體上硅結構在恒溫退火工藝前的升溫過程以及在恒溫退火工藝后的降溫過程中的環境壓強不高于100torr。

進一步的，所述恒溫退火工藝的退火溫度為1190℃～1230℃，退火時間不超過300秒。

進一步的，所述恒溫退火工藝的氛圍包括氫氣、氬氣、或者氫氣和氬氣的混合氣體，且氣體的流量通常為40slm～120slm。

進一步的，鍵合結構的形成方法包括：

提供第一襯底和第二襯底；

在所述第一襯底的正面上生長第一氧化層；

從所述第一襯底的正面向所述第一襯底中執行離子注入工藝，以得到損傷層；

將所述第一襯底的正面和第二襯底的正面進行鍵合，從而形成鍵合結構。

進一步的，當所述絕緣埋層的厚度在以下時，所述絕緣埋層包括第一氧化層。