[發明專利]一種單片機頻率和占空比采集電路

在審

• 申請號: 202011442286.0
• 申請日: 2020-12-11
• 公開（公告）號: CN112362965A
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 申健;羅明華;張文
• 申請（專利權）人: 中山市優勝電子科技有限公司
• 主分類號: G01R23/02
• 分類號: G01R23/02;G01R29/02;G05B19/042
• 代理公司: 北京工信聯合知識產權代理有限公司 11266
• 代理人: 張宇

1.一種單片機頻率和占空比采集電路，其特征在于：它包括主控制電路、第一分控制電路、第二分控制電路、第三分控制電路、第四分控制電路、第五分控制電路、第六分控制電路、第七分控制電路；

所述主控制電路包括U2單元，該U2單元的第1-6腳分別與485EN端、USART _TX端、USART_RX端、NRST端、LED1端、LED2端相連；所述U2單元的第7腳接地，U2單元的第8腳與電容C3串聯，電容C3另一端與U2單元的第7腳并聯；所述U2單元的第9腳與+5V端相連，電容C7一端并聯在U2單元的第9腳上，電容C7的另一端接地；所述U2單元第10-12腳分別與FRE1端、FRE2端、FRE3端相連；所述U2單元第13-14腳分別與LED3端、LED4端相連；電阻R10與發光二極管D6串聯后與LED3端相連，然后與導線一并聯；電阻R11與發光二極管D7串聯后與LED4端相連，然后與導線一并聯；電阻R9與發光二極管D5串聯后與導線一并聯；電阻R8與發光二極管D4串聯后與導線一并聯；所述U2單元的第20-19、16-15腳分別與開關SW1的第1-4腳相連；所述U2單元的第17-18腳分別與SWCLK端、SWDIO端相連；所述開關SW1的第5-8腳并聯后接地；

所述第一分控制電路包括U1單元，U1單元的第一腳與二極管D1串聯后與接插件P1的第3端相連；所述接插件P1的第1端與導線二相連；所述U1單元的第3、5腳并聯后與導線二并聯；所述U1單元的第2腳與電感L1串聯后與電容CE2并聯；電容CE2并聯在U1單元的第4腳和導線二之間；二極管D2一端與電感L1并聯，二極管D2另一端與導線二并聯；電阻R1、發光二極管D3串聯后并聯在U1單元的第4腳與導線二之間；電容C2并聯U1單元的第4腳與導線二之間，電容C2與+5V端相連；電容C1、電容CE1分別并聯在U1單元的第1腳與導線二之間；

所述第二分控制電路包括U3單元，U3單元的第1-2、4腳分別與USART_RX端、485EN端、USART_TX端相連；所述U3單元的第2腳并聯在第3腳上；所述U3單元的第5腳接地；所述U3單元的第6腳與二極管TVS2并聯，二極管TVS2另一端接地，二極管TVS2與電阻R16串聯后與接插件P2的第3端相連；所述U3單元的第7腳與二極管TVS1并聯，二極管TVS1另一端接地，二極管TVS1與電阻R15串聯后與接插件P2的第1端相連；電阻R12、R13、R14串聯，R12另一端接地，R14另一端接+5V端；電阻R13并聯在U3單兇的第6、7腳之間；電容C8、電容C9并聯在U3單元的第8腳上，U3單元的第8腳與+5V端相連；

所述第三分控制電路包括接插件P3，接插件P3的第1-3腳分別與FIN1、FIN2、FIN3端相連，接插件P3的第5腳接地，接插件P3的第6腳接+5V端；

所述第四分控制電路包括接插件P4，接插件P3的第2、4-5腳分別與SWDIO端、SWCLK端、NEST端相連，接插件P4的第3腳接地，接插件P4的第1腳接+5V端；

所述第五分控制電路包括三極管Q1，三極管Q1的基極與電阻R2串聯，電阻R2的另一端與FIN1端相連；所述三極管Q1的集電極與FRE1端相連；電阻R3、電容C4并聯后一端與三極管Q1的基極相連，另一端與導線三相連，導線三接地；所述三極管Q1的發射極并聯在導線三上；

所述第六分控制電路包括三極管Q2，三極管Q2的基極與電阻R4串聯，電阻R4的另一端與FIN2端相連；所述三極管Q2的集電極與FRE2端相連；電阻R5、電容C5并聯后一端與三極管Q2的基極相連，另一端與導線四相連，導線四接地；所述三極管Q2的發射極并聯在導線四上；

所述第七分控制電路包括三極管Q3，三極管Q3的基極與電阻R6串聯，電阻R6的另一端與FIN3端相連；所述三極管Q3的集電極與FRE3端相連；電阻R7、電容C6并聯后一端與三極管Q3的基極相連，另一端與導線五相連，導線五接地；所述三極管Q3的發射極并聯在導線五上。

2.根據權利要求1所述的一種單片機頻率和占空比采集電路，其特征在于：所述U2單元是型號為MM32F003的微處理器。

3.根據權利要求1所述的一種單片機頻率和占空比采集電路，其特征在于：所述開關SW1是型號為SW4_DIP的聯動開關。