[發(fā)明專利]一種NVME與SATA協(xié)議轉(zhuǎn)換的實(shí)現(xiàn)電路

在審

• 申請?zhí)枺?/td>: 202011428627.9
• 申請日: 2020-12-09
• 公開（公告）號(hào): CN112416830A
• 公開（公告）日: 2021-02-26
• 發(fā)明（設(shè)計(jì)）人: 趙琨;楊建利;張濤;武恒基
• 申請（專利權(quán)）人: 鴻秦（北京）科技有限公司
• 主分類號(hào): G06F13/38
• 分類號(hào): G06F13/38;G06F13/42
• 代理公司: 北京世譽(yù)鑫誠專利代理有限公司 11368
• 代理人: 孫國棟

1.一種NVME與SATA協(xié)議轉(zhuǎn)換的實(shí)現(xiàn)電路，其特征在于，所述電路包括SATA電子盤、SATA物理層、SATA傳輸層、SATA應(yīng)用層、命令/地址轉(zhuǎn)譯模塊、NVME協(xié)議模塊、數(shù)據(jù)循環(huán)緩沖區(qū)、數(shù)據(jù)DMA引擎、PCIE Hard Block以及主機(jī)，SATA電子盤與SATA物理層連接，SATA物理層與SATA傳輸層連接，SATA傳輸層與SATA應(yīng)用層連接，SATA應(yīng)用層與命令/地址轉(zhuǎn)譯模塊連接，命令/地址轉(zhuǎn)譯模塊與NVME協(xié)議模塊連接，SATA應(yīng)用層與數(shù)據(jù)循環(huán)緩沖區(qū)通過數(shù)據(jù)流連接，數(shù)據(jù)循環(huán)緩沖區(qū)與數(shù)據(jù)DMA引擎連接，數(shù)據(jù)DMA引擎和NVME協(xié)議模塊均與PCIE Hard Block連接，PCIE Hard Block與主機(jī)連接。

2.如權(quán)利要求1所述的一種NVME與SATA協(xié)議轉(zhuǎn)換的實(shí)現(xiàn)電路，其特征在于，NVME協(xié)議模塊包括可變長度的管理隊(duì)列循環(huán)緩沖區(qū)：用以緩存主機(jī)下發(fā)的管理命令，供后續(xù)模塊處理；

可變長度的IO命令隊(duì)列循環(huán)緩沖區(qū)：用以緩存高速讀、寫、擦除、及其他IO操作命令，供后續(xù)命令、地址轉(zhuǎn)譯模塊解析、處理；

可變長度的IO完成隊(duì)列循環(huán)緩沖區(qū)：用以緩存命令、地址轉(zhuǎn)譯模塊處理完成的命令，以及DMA引擎的完成信息。

3.如權(quán)利要求2所述的一種NVME與SATA協(xié)議轉(zhuǎn)換的實(shí)現(xiàn)電路，其特征在于，所述數(shù)據(jù)DMA引擎：在命令、地址轉(zhuǎn)譯模塊驅(qū)動(dòng)下，實(shí)現(xiàn)高速數(shù)據(jù)搬移；

可變長度的數(shù)據(jù)循環(huán)緩沖區(qū)：用以緩存高速的讀、寫數(shù)據(jù)。

4.如權(quán)利要求3所述的一種NVME與SATA協(xié)議轉(zhuǎn)換的實(shí)現(xiàn)電路，其特征在于，命令/地址轉(zhuǎn)譯模塊：實(shí)現(xiàn)讀、寫命令、地址、數(shù)據(jù)長度、讀寫優(yōu)先級(jí)等信息的轉(zhuǎn)譯，將NVMe協(xié)議下的讀寫請求翻譯成對應(yīng)的SATA操作；將SATA的響應(yīng)(正確完成、異常)轉(zhuǎn)移成NVMe協(xié)議下的狀態(tài)信息，并填充入IO完成隊(duì)列循環(huán)緩沖區(qū)。

5.如權(quán)利要求4所述的一種NVME與SATA協(xié)議轉(zhuǎn)換的實(shí)現(xiàn)電路，其特征在于，SATA應(yīng)用層：實(shí)現(xiàn)發(fā)送、執(zhí)行命令，NCQ協(xié)議(優(yōu)化順序、執(zhí)行多條命令)。

6.如權(quán)利要求5所述的一種NVME與SATA協(xié)議轉(zhuǎn)換的實(shí)現(xiàn)電路，其特征在于，SATA傳輸層：把應(yīng)用層傳來的命令、地址組裝成FIS(或反向解析)(FIS是一種用于Host和device之間信息傳輸?shù)臋C(jī)制，F(xiàn)IS格式有14類，最大長度8192bits)；將與命令伴隨的數(shù)據(jù)組裝成FIS(或反向解析)。

7.如權(quán)利要求6所述的一種NVME與SATA協(xié)議轉(zhuǎn)換的實(shí)現(xiàn)電路，其特征在于，SATA物理層：將FPGA的GTX進(jìn)行封裝，實(shí)現(xiàn)OOB等功能，并且對傳輸層傳來的FIS，計(jì)算CRC值、加擾、進(jìn)行8bit/10bit編碼，封裝成幀(Frame)信號(hào)，傳遞給GTX；或反向?qū)TX傳來的數(shù)據(jù)進(jìn)行8bit/10bit解碼、解擾、CRC校驗(yàn)等，并將FIS傳遞給傳輸層模塊。