[發明專利]支持高吞吐多精度乘法運算的RISC-V通用處理器

有效

• 申請號: 202011424890.0
• 申請日: 2020-12-09
• 公開（公告）號: CN112506468B
• 公開（公告）日: 2023-04-28
• 發明（設計）人: 景乃鋒;王琴;張茂全;徐磊;蔣劍飛
• 申請（專利權）人: 上海交通大學
• 主分類號: G06F7/523
• 分類號: G06F7/523;G06F7/487;G06F9/30
• 代理公司: 上海漢聲知識產權代理有限公司 31236
• 代理人: 胡晶

1.一種支持高吞吐多精度乘法運算的RISC-V通用處理器，其特征在于，包括獨立的乘法器數據通路，所述乘法器數據通路將多精度乘法器的數據通路與其他運算單元的數據通路分離，且多精度指令在執行階段之后直接進入寄存器寫回階段而不用經過訪存階段，減少流水線寄存器的使用并節省面積和功耗，所述多精度乘法器具有獨立的數據通路，進行將浮點乘法的結果寫入矢量化寄存器文件VRF；

還包括通用寄存器和向量寄存器結合的寄存器文件，通用寄存器文件GRF是給整數運算指令提供整數類型的操作，在通用寄存器文件的基礎上，添加了矢量化寄存器文件VRF，用于給浮點運算指令和低精度浮點乘法指令提供浮點操作數；

所述矢量化寄存器文件VRF被設置為兩組獨立的寄存器文件，每組寄存器文件的寬度為128bit，深度為16，均具有兩讀一寫端口；

第一組寄存器bank0的寄存器地址編號均為偶數，從上到下的寄存器地址分別為v0，v2，v4…v30，第二組寄存器bank1的寄存器地址編號均為奇數，從上到下的寄存器地址分別為v1、v3、v5…v31。

2.根據權利要求1所述的一種支持高吞吐多精度乘法運算的RISC-V通用處理器，其特征在于，所有精度的乘法結果均通過固定的延遲進入寄存器寫回階段，等待的數據為FP16的乘法結果，那么在第一個乘法周期便將結果數據轉發至譯碼階段；需要的數據為FP32和FP64的乘法結果，那么需要在第二個或第三個乘法周期才能將乘法結果轉發至譯碼階段。

3.根據權利要求1所述的一種支持高吞吐多精度乘法運算的RISC-V通用處理器，其特征在于，以SIMD形式進行低精度乘法運算的擴展指令；

vfmul.{precision}vrd,vrs1,vrs2為低精度矢量乘法指令，{precision}指定了乘法指令的精度，有兩個選項single(FP32)和half(FP16)；vfmadd.{precision}vrd,vrs1,vrs2,vrs3為低精度矢量乘累加指令，vfmul.single進行4個FP32乘法，vfmul.half進行16個FP16乘法；vld.{precision}vrd,rs1,imm為矢量加載指令，用于從存儲器中連續讀取數據并送入到向量寄存器中；vst.{precision}vrs1,rs2,imm用于將向量寄存器中的數據存入存儲器中；ldcvt.{dprec}{sprec}vrd,rs1,index用于將rs1中的數據轉換精度后存入到向量寄存器中，cvt.{dprec}{sprec}rd,rs1用于將rs1中的數據轉換精度后存入到普通的標量寄存器，broadcast.{width}vrd,rs1用于將rs1的數據復制多份后存入向量寄存器。