[發(fā)明專利]一種神經(jīng)網(wǎng)絡(luò)張量處理器

在審

• 申請?zhí)枺?/td>: 202011421828.6
• 申請日: 2020-12-08
• 公開（公告）號: CN112381220A
• 公開（公告）日: 2021-02-19
• 發(fā)明（設(shè)計）人: 羅閎訚;何日輝;周志新
• 申請（專利權(quán)）人: 廈門壹普智慧科技有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 廈門市精誠新創(chuàng)知識產(chǎn)權(quán)代理有限公司 35218
• 代理人: 何家富

1.一種神經(jīng)網(wǎng)絡(luò)張量處理器，其特征在于，包括主控制器、重構(gòu)控制器和數(shù)據(jù)流計算引擎；所述主控制器用于向外部控制單元提供所述神經(jīng)網(wǎng)絡(luò)張量處理器的控制和狀態(tài)接口，及提供第一配置信息和第一起始信號給重構(gòu)控制器；所述重構(gòu)控制器接收來自所述主控制器的所述第一配置信息和所述第一起始信號，并在所述第一起始信號有效后，獲取外部存儲器的重構(gòu)指令，并解析重構(gòu)指令生成第二配置信息和第二起始信號；所述數(shù)據(jù)流計算引擎接收來自重構(gòu)控制器的所述第二配置信息和所述第二起始信號，根據(jù)所述第二配置信息進行功能配置，并在所述第二起始信號有效后，獲取外部存儲器的數(shù)據(jù)和參數(shù)以執(zhí)行運算，并將計算結(jié)果寫入外部存儲器中。

2.如權(quán)利要求1所述的神經(jīng)網(wǎng)絡(luò)張量處理器，其特征在于，所述主控制器包括寄存器存取單元和寄存器單元；所述寄存器存取單元接收來自外部控制單元的命令；根據(jù)外部控制單元的命令中給出的寄存器地址和讀寫類型，完成所述寄存器單元的寫操作或者讀操作；所述寄存器單元存儲有所述第一配置信息，所述第一配置信息包括算法配置基地址、數(shù)據(jù)基地址和參數(shù)基地址。

3.如權(quán)利要求1所述的神經(jīng)網(wǎng)絡(luò)張量處理器，其特征在于，所述重構(gòu)控制器包括重構(gòu)指令獲取單元和重構(gòu)指令解碼單元，所述重構(gòu)控制器接收來自所述主控制器的所述第一配置信息和所述第一起始信號，所述第一起始信號有效后，所述重構(gòu)指令獲取單元根據(jù)所述第一配置信息向外部存儲器獲取重構(gòu)指令，并由所述重構(gòu)指令解碼單元完成重構(gòu)指令解碼操作，生成所述第二配置信息和所述第二起始信號。

4.如權(quán)利要求3所述的神經(jīng)網(wǎng)絡(luò)張量處理器，其特征在于，所述第二配置信息包括所述數(shù)據(jù)流計算引擎的輸入數(shù)據(jù)的地址、輸入?yún)?shù)的地址、輸出數(shù)據(jù)的地址以及算子類型。

5.如權(quán)利要求1所述的神經(jīng)網(wǎng)絡(luò)張量處理器，其特征在于，所述數(shù)據(jù)流計算引擎包括順序連接的4D數(shù)據(jù)存儲訪問模塊、片上存儲器、4D計算模塊，和順序連接的1D數(shù)據(jù)存儲訪問模塊、1D計算模塊和直接存儲器寫模塊；所述4D計算模塊和所述1D計算模塊順序連接，所述4D計算模塊的輸出為所述1D計算模塊的第二輸入；

所述4D計算模塊用于實現(xiàn)一個張量算子；

所述1D計算模塊用于實現(xiàn)一個線性算子和/或一個非線性算子；

所述數(shù)據(jù)流計算引擎接收來自重構(gòu)控制器的所述第二配置信息和所述第二起始信號，所述第二起始信號有效后，所述4D數(shù)據(jù)存儲訪問模塊從外部存儲器獲取4D計算模塊所需的數(shù)據(jù)；所述1D數(shù)據(jù)存儲訪問模塊從外部存儲器獲取所述1D計算模塊所需的數(shù)據(jù)；

所述片上存儲器用于緩存所述4D計算模塊所需數(shù)據(jù)；

所述直接存儲器寫模塊用于將所述1D計算模塊的輸出寫入外部存儲器中。

6.如權(quán)利要求1所述的神經(jīng)網(wǎng)絡(luò)張量處理器，其特征在于，還包括本地主設(shè)備總線和主設(shè)備適配器，所述重構(gòu)控制器與所述數(shù)據(jù)流計算引擎均設(shè)置有存儲器讀寫訪問接口，各所述存儲器讀寫訪問接口統(tǒng)一通過所述本地主設(shè)備總線和所述主設(shè)備適配器與外部系統(tǒng)總線連接；

所述本地主設(shè)備總線用于實現(xiàn)多對一和一對多的仲裁選擇；

所述主設(shè)備適配器用于外部主設(shè)備總線時鐘和所述神經(jīng)網(wǎng)絡(luò)張量處理器的內(nèi)核時鐘的時鐘同步以及所述本地主設(shè)備總線和外部系統(tǒng)總線的數(shù)據(jù)位寬轉(zhuǎn)換功能。

7.如權(quán)利要求6所述的神經(jīng)網(wǎng)絡(luò)張量處理器，其特征在于，所述主控制器通過本地從設(shè)備總線和外部系統(tǒng)連接，所述本地從設(shè)備總線用于外部從設(shè)備總線時鐘和所述內(nèi)核時鐘的時鐘同步。

8.如權(quán)利要求6所述的神經(jīng)網(wǎng)絡(luò)張量處理器，其特征在于，所述主設(shè)備適配器與外部系統(tǒng)總線連接的數(shù)據(jù)位寬為64×2^N位，其中N為非負整數(shù)。

9.如權(quán)利要求8所述的神經(jīng)網(wǎng)絡(luò)張量處理器，其特征在于，所述主設(shè)備適配器連接的外部系統(tǒng)總線是AXI3或AXI4協(xié)議總線。