[發明專利]半導體結構及其制造方法有效
| 申請號： | 202011412820.3 | 申請日： | 2020-12-04 |
| 公開（公告）號： | CN112563194B | 公開（公告）日： | 2021-09-10 |
| 發明（設計）人： | 褚華斌;劉天建;葉國梁;曾甜 | 申請（專利權）人： | 武漢新芯集成電路制造有限公司 |
| 主分類號： | H01L21/768 | 分類號： | H01L21/768;H01L21/762 |
| 代理公司： | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人： | 曹廷廷 |
| 地址： | 430205 湖北*** | 國省代碼： | 湖北;42 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 半導體 結構 及其 制造 方法 | ||
1.一種半導體結構，其特征在于，所述半導體結構包括具有相對的第一表面和第二表面的襯底以及從所述襯底的所述第一表面朝向所述第二表面延伸的金屬插塞，所述半導體結構還包括形成在所述襯底的所述第二表面上的第一介質層，所述第一介質層能夠降低所述襯底的翹曲度，以使所述第一表面平整；
其中，與所述金屬插塞正對的所述第一介質層的厚度，大于未與所述金屬插塞正對的所述第一介質層的厚度。
2.如權利要求1所述的半導體結構，其特征在于，所述第一介質層的厚度為50nm～2000nm。
3.如權利要求1所述的半導體結構，其特征在于，所述第一介質層包括至少兩層依次疊加設置的第一子介質層。
4.如權利要求1所述的半導體結構，其特征在于，所述第一介質具有圖案化的圖形。
5.一種半導體結構的制造方法，其特征在于，所述方法包括：
提供襯底，所述襯底具有相對的第一表面和第二表面；
刻蝕所述襯底以形成溝槽；
在所述溝槽內以及所述襯底的所述第一表面上形成金屬材料層，并執行第一退火工藝；
對所述金屬材料層執行第一平坦化工藝，以去除部分位于所述襯底的所述第一表面上的所述金屬材料層；
在所述襯底的所述第二表面上形成第一介質層，所述第一介質層能夠降低所述襯底的翹曲度，以使所述第一表面平整；
執行第二平坦化工藝，以全部去除位于所述襯底的所述第一表面上的所述金屬材料層，以在所述溝槽內形成金屬插塞；
其中，與所述金屬插塞正對的所述第一介質層的厚度，大于未與所述金屬插塞正對的所述第一介質層的厚度。
6.如權利要求5所述的半導體結構的制造方法，其特征在于，所述第一介質層的厚度為50nm～2000nm。
7.如權利要求5所述的半導體結構的制造方法，其特征在于，所述第一介質層包括至少兩層依次疊加設置的第一子介質層。
8.如權利要求5所述的半導體結構的制造方法，其特征在于，在形成所述第一介質層之后，所述方法還包括：刻蝕所述第一介質層，以形成圖案化的所述第一介質層。
9.如權利要求5所述的半導體結構的制造方法，其特征在于，在形成所述第一介質層之后，所述方法還包括：執行第二退火工藝。
10.如權利要求9所述的半導體結構的制造方法，其特征在于，所述第二退火工藝的溫度為：150℃～450℃，時間為0～100小時。
11.如權利要求9所述的半導體結構的制造方法，其特征在于，在執行所述第二退火工藝之后，執行所述第二平坦化工藝。
12.如權利要求11所述的半導體結構的制造方法，其特征在于，所述金屬插塞的應力范圍為：0pa～1pa。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于武漢新芯集成電路制造有限公司，未經武漢新芯集成電路制造有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202011412820.3/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
