[發明專利]三維存儲器件及其制造方法

在審

• 申請號: 202011405101.9
• 申請日: 2019-09-26
• 公開（公告）號: CN112310113A
• 公開（公告）日: 2021-02-02
• 發明（設計）人: 王啟光;靳磊;張安;陸建偉
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11578
• 分類號: H01L27/11578;H01L27/11568
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 張殿慧;劉健

提供了一種三維(3D)存儲器件及其制造方法。所述方法包括以下步驟。在襯底上形成交替的電介質堆疊層。形成開口，所述開口在襯底的厚度方向上穿透交替的電介質堆疊層。在開口的側壁上形成阻隔層。在開口中形成捕獲層，并且在阻隔層上形成捕獲層。捕獲層包括下部和設置在下部上方的上部。上部在水平方向上的厚度大于下部在水平方向上的厚度。修改捕獲層的厚度分布以改善3D存儲器件的電性能。

本申請是申請日為2019年09月26日，題為“三維存儲器件及其制造方法”，申請號為201980002323.5的專利申請的分案申請。

技術領域

本公開涉及存儲器件及其制造方法，更具體而言，涉及三維(3D)存儲器件及其制造方法。

背景技術

通過改進工藝技術、電路設計、編程算法和制造工藝，將平面存儲單元縮放到更小的尺寸。然而，隨著存儲單元的特征尺寸接近下限，平面工藝和制造技術變得具有挑戰性且成本昂貴。因此，平面存儲單元的存儲密度接近上限。

三維(3D)存儲器架構可以解決平面存儲單元中的密度限制。3D存儲器架構包括存儲器陣列和用于控制進出存儲器陣列的信號的外圍器件。在傳統3D存儲器架構中，存儲器串形成在穿透半導體襯底上的多層堆疊結構的溝道孔中。在每個溝道孔的底部形成外延結構，用于將存儲器串的溝道層與半導體襯底電連接。然而，隨著堆疊結構中的層的數量增加并且堆疊結構中的每層變得更薄以獲得更高的存儲密度，一些問題變得嚴重并且影響3D存儲器件的電性能和制造成品率。因此，必須修改3D存儲器件的結構和/或制造工藝，以提高3D存儲器件的電性能和/或制造成品率。

發明內容

在本公開中，提供了一種三維(3D)存儲器件及其制造方法。捕獲層的上部的厚度大于捕獲層的下部的厚度，以改善3D存儲器件的電性能。

根據本公開的實施例，提供了一種3D存儲器件的制造方法。所述制造方法包括以下步驟。在襯底上形成交替的電介質堆疊層。形成開口，所述開口在襯底的厚度方向上穿透交替的電介質堆疊層。在開口的側壁上形成阻隔層。在開口中形成捕獲層，并且在阻隔層上形成捕獲層。捕獲層包括下部和設置在下部上方的上部。上部在水平方向上的厚度大于下部在水平方向上的厚度。

在一些實施例中，上部在水平方向上的厚度與下部在水平方向上的厚度之比小于或等于1.5。

在一些實施例中，捕獲層的下部在襯底的厚度方向上設置在捕獲層的上部與襯底之間。

在一些實施例中，水平方向與襯底的厚度方向正交。

在一些實施例中，開口的頂部寬度大于開口的底部寬度。

在一些實施例中，捕獲層的厚度從下部向上部逐漸增加。

在一些實施例中，阻隔層的形成方法包括以下步驟。在開口的側壁上形成基層。對基層執行氧化工藝，并且通過氧化工藝將基層氧化為阻隔層。

在一些實施例中，所述3D存儲器件的制造方法還包括以下步驟。在開口中形成隧穿層。在開口中在捕獲層上形成隧穿層。在開口中形成半導體層。半導體層在襯底的厚度方向上伸長，并且半導體層在水平方向上由隧穿層、捕獲層和阻隔層圍繞。

在一些實施例中，所述3D存儲器件的制造方法還包括在開口中形成填充層。填充層在水平方向上由半導體層、隧穿層、捕獲層和阻隔層圍繞。

在一些實施例中，交替的電介質堆疊層包括在襯底的厚度方向上交替堆疊的電介質層和犧牲層，并且3D存儲器件的制造方法還包括在形成半導體層的步驟之后用導電層替換犧牲層以便形成交替的導電/電介質堆疊層。

在一些實施例中，捕獲層的下部的材料組分不同于捕獲層的上部的材料組分。

在一些實施例中，去除捕獲層的下部的一部分以減小捕獲層的下部的厚度。