[發(fā)明專利]一種高速時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)電路

在審

• 申請(qǐng)?zhí)枺?/td>: 202011393373.1
• 申請(qǐng)日: 2020-12-05
• 公開(kāi)（公告）號(hào): CN112653450A
• 公開(kāi)（公告）日: 2021-04-13
• 發(fā)明（設(shè)計(jì)）人: 王晉;田澤;呂俊盛;邵剛;唐龍飛;劉穎
• 申請(qǐng)（專利權(quán)）人: 西安翔騰微電子科技有限公司
• 主分類號(hào): H03L7/06
• 分類號(hào): H03L7/06
• 代理公司: 西安匠成知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 61255
• 代理人: 商宇科

本發(fā)明涉及一種高速時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)電路。本發(fā)明包括NMOS開(kāi)關(guān)管M1和NMOS開(kāi)關(guān)管M2，NMOS開(kāi)關(guān)管M1的源極通過(guò)電流源I1接地，NMOS開(kāi)關(guān)管M2的源極通過(guò)電流源I2接地，NMOS開(kāi)關(guān)管M1的漏極通過(guò)負(fù)載電阻RL1接電源VDD，NMOS開(kāi)關(guān)管M2的漏極通過(guò)負(fù)載電阻RL2接電源VDD，NMOS開(kāi)關(guān)管M1的源極和NMOS開(kāi)關(guān)管M2的源極之間串聯(lián)有電阻Rs和電容Cs，電阻Rs與電容Cs并聯(lián)。本發(fā)明在不采用電感器件和增大電流的基礎(chǔ)上，通過(guò)在輸入差分管的源極和漏極分別引入零點(diǎn)的方法，對(duì)電路的整體帶寬進(jìn)行擴(kuò)展，從而提高電路的工作頻率。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路領(lǐng)域，尤其涉及一種高速時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)電路。

背景技術(shù)

目前常用的時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)電路多采用電流模即CML形式實(shí)現(xiàn)。以N型CML驅(qū)動(dòng)器為例，差分信號(hào)輸入到一對(duì)NMOS管，NMOS管的漏極通過(guò)電阻接電源，源極通過(guò)兩個(gè)電流源接地。輸入差分信號(hào)通過(guò)開(kāi)關(guān)NMOS管控制尾電流流過(guò)電阻，從而形成差分輸出信號(hào)。

為了節(jié)省功耗，常規(guī)的CML結(jié)構(gòu)驅(qū)動(dòng)器設(shè)計(jì)時(shí)傾向于增大負(fù)載電阻值，減小尾電流。但由于較大的電阻值會(huì)由于MOS管及其他寄生電容造成較大的RC頻率衰減，從而降低整個(gè)驅(qū)動(dòng)電路的帶寬。因此，再低功耗應(yīng)用時(shí)，CML結(jié)構(gòu)的驅(qū)動(dòng)電路帶寬會(huì)受到限制。

目前部分設(shè)計(jì)中會(huì)采用基于電感的擴(kuò)頻方法，增加電路帶寬，但傳統(tǒng)CMOS工藝中電感往往占用面積大，引起芯片成本增大。

發(fā)明內(nèi)容

本發(fā)明為解決背景技術(shù)中存在的上述技術(shù)問(wèn)題，而提供一種高速時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)電路，在不采用電感器件和增大電流的基礎(chǔ)上，通過(guò)在輸入差分管的源極和漏極分別引入零點(diǎn)的方法，對(duì)電路的整體帶寬進(jìn)行擴(kuò)展，從而提高電路的工作頻率。

本發(fā)明的技術(shù)解決方案是：本發(fā)明為一種高速時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)電路，包括NMOS開(kāi)關(guān)管M1和NMOS開(kāi)關(guān)管M2，NMOS開(kāi)關(guān)管M1的源極通過(guò)電流源I1接地，NMOS開(kāi)關(guān)管M2的源極通過(guò)電流源I2接地，NMOS開(kāi)關(guān)管M1的漏極通過(guò)負(fù)載電阻RL1接電源VDD，NMOS開(kāi)關(guān)管M2的漏極通過(guò)負(fù)載電阻RL2接電源VDD，其特殊之處在于：所述NMOS開(kāi)關(guān)管M1的源極和NMOS開(kāi)關(guān)管M2的源極之間串聯(lián)有電阻Rs和電容Cs，電阻Rs與電容Cs并聯(lián)。

優(yōu)選的，負(fù)載電阻RL1與電源VDD之間串聯(lián)有NMOS管M3，負(fù)載電阻RL2與電源VDD之間串聯(lián)有NMOS管M4。

優(yōu)選的，NMOS管M3的柵極和NMOS管M4的柵極與電源VDD之間分別串聯(lián)有電阻Ru。

本發(fā)明在傳統(tǒng)CML驅(qū)動(dòng)器的結(jié)構(gòu)基礎(chǔ)上，分別在輸入差分對(duì)管的源極和漏極各引入一個(gè)零點(diǎn)，從而形成二階補(bǔ)償效應(yīng)，對(duì)信道頻率衰減進(jìn)行補(bǔ)償，提高電路帶寬，其改進(jìn)主要有兩點(diǎn)，在輸入差分NMOS開(kāi)關(guān)管M1和NMOS開(kāi)關(guān)管M2的源極引入源極串聯(lián)電阻Rs和電容Cs，同時(shí)，在電源VDD與負(fù)載電阻RL之間，串聯(lián)插入兩個(gè)柵極串聯(lián)電阻Ru的NMOS管M3和NMOS管M4。因此，電路同時(shí)引入了兩個(gè)零點(diǎn)，對(duì)電路頻率響應(yīng)進(jìn)行抬升，拓展電路帶寬，通過(guò)調(diào)整兩零點(diǎn)的位置(設(shè)置Rs、Cs、I、Ru以及NMOS管的尺寸值)，能夠適應(yīng)不同形態(tài)的信道衰減，提高電路對(duì)不同信道頻域衰減的適應(yīng)性。因此本發(fā)明具有以下優(yōu)點(diǎn)：

1)本發(fā)明在功耗、面積受限的情況下，提高電路的帶寬。在兩差分源極引入源極串聯(lián)電阻Rs和電容Cs，電阻Rs和電容Cs在電路傳輸函數(shù)中引入一個(gè)零點(diǎn)，同時(shí)，在電源與負(fù)載電阻RL之間，串聯(lián)插入兩個(gè)柵極串聯(lián)電阻Ru的NMOS管M3和NMOSM4，串聯(lián)電阻Ru的NMOS管也在電路中引入了一個(gè)零點(diǎn)，兩個(gè)零點(diǎn)能夠大幅抬升在對(duì)應(yīng)頻率下的電路頻率響應(yīng)。整個(gè)方案的實(shí)施，不需要通過(guò)增大電流、使用片內(nèi)電感，因此電路功耗低、面積小、成本低。