[發明專利]半導體裝置

在審

• 申請號: 202011392748.2
• 申請日: 2020-12-02
• 公開（公告）號: CN113013160A
• 公開（公告）日: 2021-06-22
• 發明（設計）人: 陳怡倫
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 聶慧荃;閆華

本發明實施例提供一種半導體裝置。半導體裝置包括第一末端，形成于鰭狀物區上并具有第一間隔物。半導體裝置還包括第二末端，其包括與第一間隔物相對的第二間隔物及硬掩模。硬掩模與第二間隔物包括不同材料。半導體裝置亦包括密封層，分別形成于第一末端與第二末端的第一間隔物與第二間隔物之間。半導體裝置還包括氣隙，且密封層、鰭狀物區、第一間隔物與第二間隔物圍繞氣隙。

技術領域

本發明實施例涉及半導體裝置，尤其涉及碳氧化硅的掩模層形成于介電插塞上的結構。

背景技術

半導體集成電路產業已經歷指數成長。集成電路材料與設計的技術演進，使每一代的集成電路比前一代具有更小且更復雜的電路。在集成電路演進中，功能密度(比如單位芯片面積的內連線裝置數目)隨著幾何尺寸(比如采用的制作工藝所能產生的最小構件或線路)縮小而增加。尺寸縮小的工藝有利于增加產能并降低相關成本。

發明內容

本發明實施例的目的在于提供一種半導體裝置，以解決上述至少一個問題。

在一些實施例中，半導體裝置包括第一末端，形成于鰭狀物區上并包括第一間隔物。半導體裝置還包括第二末端，其具有與第一間隔物相對的第二間隔物及硬掩模。硬掩模與第二間隔物包括不同材料。半導體裝置亦包括密封層，分別形成于第一末端與第二末端的第一間隔物與第二間隔物之間。半導體裝置還包括氣隙，且密封層、鰭狀物區、第一間隔物與第二間隔物圍繞氣隙。

在一些實施例中，半導體裝置包括非有源區，其包括第一柵極，形成于鰭狀物上；以及介電插塞結構。非有源區亦包括硬掩模，位于介電插塞結構上；以及第一間隔物，接觸介電插塞結構的側壁與硬掩模的側壁。第一間隔物與硬掩模包括不同材料。半導體裝置亦包括有源區，其包括第二柵極，形成于鰭狀物上；以及源極/漏極接點。有源區亦包括第二間隔物，位于源極/漏極接點的側壁上。第二間隔物與硬掩模包括不同材料。

在一些實施例中，半導體裝置的形成方法包括：形成柵極與源極/漏極接點于鰭狀物區的上表面上；以及分別形成第一間隔物與第二間隔物于柵極與源極/漏極接點的側壁上。方法亦包括移除源極/漏極接點；以及形成介電插塞以取代源極/漏極接點。方法還包括形成開口于第一間隔物與第二間隔物之間；以及回蝕刻介電插塞以形成回蝕刻的介電插塞。方法亦包括沉積硬掩模于回蝕刻的介電插塞上。硬掩模與第二間隔物包括不同材料。方法亦包括回蝕刻第一間隔物與第二間隔物以分別形成回蝕刻的第一間隔物與回蝕刻的第二間隔物。方法亦包括沉積密封層于開口之中與回蝕刻的第一間隔物與回蝕刻的第二間隔物之間，以形成密封層、回蝕刻的第一間隔物、回蝕刻的第二間隔物與鰭狀物區所圍繞的氣隙。

附圖說明

圖1為一些實施例中，半導體結構的等角圖。

圖2A至圖2D為一些實施例中，形成碳氧化硅硬掩模于半導體結構中的剖視圖。

圖3至圖7為一些實施例中，部分形成的半導體裝置的剖視圖。

圖8為一些實施例中，形成硬掩模層于半導體結構中的方法的流程圖。

附圖標記如下：

A-A’:切線

H,H₁:高度

T₁,T₂:距離

100:鰭狀場效晶體管

102:基板

104:鰭狀結構

106,240:源極/漏極區

108,208:柵極結構

110,210,212,213,215,410,413,415:間隔物

110a,110b,110c:間隔物部分