[發明專利]芯片、三維芯片、電子設備及三維芯片的制造方法

在審

• 申請號: 202011387222.5
• 申請日: 2020-12-01
• 公開（公告）號: CN112510030A
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 王嵩;談杰;劉成
• 申請（專利權）人: 西安紫光國芯半導體有限公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L23/60;H01L21/60
• 代理公司: 北京眾達德權知識產權代理有限公司 11570
• 代理人: 吳瑩

本發明公開了一種芯片、三維芯片、電子設備及三維芯片的制造方法，其中，所述芯片用作三維芯片的子芯片，所述芯片包括：內部接口和內部電路，內部電路用于實現所述芯片的收發功能，內部接口用于連接三維芯片中的其他子芯片，其中，內部電路通過靜電釋放電路連接到所述內部接口，靜電釋放電路用于將從所述內部接口灌入的靜電荷進行釋放。本申請針對構成三維芯片的內部的子芯片，在其內部電路和內部接口之間接入靜電釋放電路，該靜電釋放電路使得子芯片在組裝的過程中發生ESD(Electro?Static discharge，靜電釋放)事件時，能夠將從內部接口灌入的靜電荷進行釋放，從而能夠避免子芯片被損壞，解決了現有技術中的三維芯片的可靠性較差的技術問題。

技術領域

本發明涉及集成電路的技術領域，尤其涉及一種芯片、三維芯片、電子設備及三維芯片的制造方法。

背景技術

隨著芯片工藝日益精細，工藝走到了3納米，摩爾定律遇到發展瓶頸，物理尺寸幾乎到了極限，但市場對芯片性能的要求卻沒有降低。在這種情況下，在各種不同種類的芯片技術上繼續縮小關鍵尺寸以實現性能提升、面積減小及成本降低變得越來越困難，使用晶圓三維集成的方式整合不同芯片或同一芯片的不同區域成為集成電路技術發展的主要方向之一，而三維芯片的可靠性受到前所未有的關注。

然而，現有技術中的三維芯片的可靠性較差。

發明內容

本申請實施例通過提供一種芯片、三維芯片、電子設備及三維芯片的制造方法，解決了現有技術中的三維芯片的可靠性較差的技術問題。

第一方面，本申請通過本申請的一實施例提供如下技術方案：

一種芯片，所述芯片用作三維芯片的子芯片，所述芯片包括：內部接口和內部電路，所述內部電路用于實現所述芯片的收發功能，所述內部接口用于連接所述三維芯片中的其他子芯片，其中，所述內部電路通過靜電釋放電路連接到所述內部接口，所述靜電釋放電路用于將從所述內部接口灌入的靜電荷進行釋放。

在一個實施例中，所述內部電路的數量為一個或多個，單個所述內部電路包括收發電路、接收電路、發送電路中的任一個，其中，所述收發電路用于實現所述芯片的接收功能和發送功能；所述接收電路用于實現所述芯片的接收功能；所述發送電路用于實現所述芯片的發送功能。

在一個實施例中，每個所述內部電路各自對應有一個所述內部接口及一個所述靜電釋放電路。

在一個實施例中，所述內部接口通過混合鍵合的方式連接所述其他子芯片。

在一個實施例中，所述芯片為存儲芯片或邏輯芯片。

第二方面，本申請通過本申請的一實施例提供如下技術方案：

一種三維芯片，包括兩個第一方面任一項所述的芯片，其中，兩個所述芯片通過各自的所述內部接口相互連接。

在一個實施例中，每個所述內部電路各自對應有一個所述內部接口；所述兩個芯片分別為第一芯片和第二芯片，其中，當所述第一芯片的內部電路包括收發電路時，所述第二芯片的內部電路包括所述收發電路，所述第一芯片的收發電路對應的內部接口對應連接所述第二芯片的收發電路對應的內部接口，所述收發電路用于實現所述芯片的接收功能和發送功能；當所述第一芯片的內部電路包括接收電路時，所述第二芯片的內部電路包括發送電路，所述第一芯片的接收電路對應的內部接口對應連接所述第二芯片的發送電路對應的內部接口，所述接收電路用于實現所述芯片的接收功能，所述發送電路用于實現所述芯片的發送功能；當所述第一芯片的內部電路包括所述發送電路時，所述第二芯片的內部電路包括所述接收電路，所述第一芯片的發送電路對應的內部接口對應連接所述第二芯片的接收電路對應的內部接口。

在一個實施例中，所述第一芯片的內部接口通過混合鍵合的方式與所述第二芯片的內部接口連接。

第三方面，本申請通過本申請的一實施例提供如下技術方案：