[發明專利]晶體管柵極及形成方法

在審

• 申請號: 202011383732.5
• 申請日: 2020-12-01
• 公開（公告）號: CN113206083A
• 公開（公告）日: 2021-08-03
• 發明（設計）人: 李欣怡;洪正隆;徐志安
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 陳蒙

本公開涉及晶體管柵極及形成方法。一種器件包括：第一納米結構；第二納米結構，在第一納米結構之上；第一高k柵極電介質，在第一納米結構周圍；第二高k柵極電介質，在第二納米結構周圍；以及柵極電極，在第一高k柵極電介質和第二高k柵極電介質之上。柵極電極在第一納米結構和第二納米結構之間的部分包括：第一p型功函數金屬；阻擋材料，在第一p型功函數金屬之上；以及第二p型功函數金屬，在阻擋材料之上，該阻擋材料將第一p型功函數金屬與第二p型功函數金屬實體分離。

技術領域

本公開總體涉及晶體管柵極及形成方法。

背景技術

半導體器件被用于各種電子應用中，例如，個人計算機、手機、數碼相機、和其他電子設備。半導體器件通常通過以下方式來制造：在半導體襯底上方按順序沉積絕緣或電介質層、導電層、和半導體材料層，并且使用光刻對各種材料層進行圖案化以在其上形成電路組件和元件。

半導體工業通過不斷減小最小特征尺寸來持續改進各種電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度，這允許更多元件集成到給定區域中。但是，隨著最小特征尺寸的減小，出現了應該解決的其他問題。

發明內容

根據本公開的一個實施例，提供了一種半導體器件，包括：第一納米結構；第二納米結構，在所述第一納米結構之上；第一高k柵極電介質，在所述第一納米結構周圍；第二高k柵極電介質，在所述第二納米結構周圍；以及柵極電極，在所述第一高k柵極電介質和所述第二高k柵極電介質之上，其中，所述柵極電極在所述第一納米結構和所述第二納米結構之間的部分包括：第一p型功函數金屬；阻擋材料，在所述第一p型功函數金屬之上；以及第二p型功函數金屬，在所述阻擋材料之上，所述阻擋材料將所述第一p型功函數金屬與所述第二p型功函數金屬實體分離。

根據本公開的另一實施例，提供了一種晶體管，包括：第一納米結構，在半導體襯底之上；第二納米結構，在所述第一納米結構之上；柵極電介質，圍繞所述第一納米結構和所述第二納米結構；以及柵極電極，在所述柵極電介質之上，其中，所述柵極電極包括：p型功函數金屬；阻擋材料，在所述p型功函數金屬上，所述阻擋材料在所述第一納米結構與所述第二納米結構之間的區域中將所述p型功函數金屬的第一部分與所述p型功函數金屬的第二部分實體分離；粘附層，在所述阻擋材料之上；以及填充金屬，在所述粘附層之上。

根據本公開的又一實施例，提供了一種形成半導體器件的方法，包括：在第一納米結構和第二納米結構周圍沉積柵極電介質，所述第一納米結構設置在所述第二納米結構之上；在所述柵極電介質之上沉積p型功函數金屬，其中，在沉積所述p型功函數金屬之后，在所述p型功函數金屬的第一部分和所述p型功函數金屬的第二部分之間保留開口，所述p型功函數金屬的第一部分和所述p型功函數金屬的第二部分在所述第一納米結構和所述第二納米結構之間；以及使用原子層沉積(ALD)工藝在所述p型功函數金屬之上沉積阻擋材料，其中，所述阻擋材料填充所述p型功函數金屬的第一部分與所述p型功函數金屬的第二部分之間的所述開口。

附圖說明

在結合附圖閱讀下面的具體實施方式時，可以從下面的具體實施方式中最佳地理解本公開的各個方面。應當注意，根據行業的標準做法，各種特征不是按比例繪制的。事實上，為了討論的清楚起見，各種特征的尺寸可能被任意增大或減小。

圖1示出了根據一些實施例的三維視圖中的納米結構場效應晶體管 (納米FET)的示例。

圖2、圖3、圖4、圖5、圖6A、圖6B、圖7A、圖7B、圖8A、圖 8B、圖9A、圖9B、圖10A、圖10B、圖11A、圖11B、圖11C、圖12A、圖12B、圖12C、圖12D、圖13A、圖13B、圖13C、圖14A、圖14B、圖15A、圖15B、圖16A、圖16B、圖17A、圖17B、圖18A、圖18B、圖19A、圖19B、圖19C、圖19D、圖20A、圖20B、圖22A、圖22B、圖23A、圖23B、圖23C、圖24A、圖24B、圖24C、圖25A、圖25B和圖25C是根據一些實施例的制造納米FET的中間階段的截面圖。