[發明專利]一種用于地面警戒雷達的數字信號處理組件

在審

• 申請號: 202011379083.1
• 申請日: 2020-11-30
• 公開（公告）號: CN112558032A
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 李慧;鞏莉;趙潔明;盧秀慧;付平;鄧為東;鄭華山
• 申請（專利權）人: 北京航天光華電子技術有限公司
• 主分類號: G01S7/41
• 分類號: G01S7/41
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 徐曉艷

1.一種用于地面警戒雷達的雷達數字處理組件，其特征在于包括模數轉換模塊、主控模塊、存儲模塊；其中：

模數轉換模塊，對雷達回波信號進行模數轉換，得到中頻數字信號序列，然后送入主控模塊；

主控模塊，對中頻數字信號序列進行數字正交下變頻，得到I路數字基帶信號、Q路數字基帶信號，對I路數字基帶信號、Q路數字基帶信號進行脈沖壓縮處理，去除寬帶調制信號，得到I路窄脈沖回波序列和Q路窄脈沖回波序列；將每個脈沖重復周期I路窄脈沖回波序列和Q路窄脈沖回波序列分別按照距離維順序依次存儲至存儲模塊，再將多個脈沖重復周期的I路窄脈沖回波序列和Q路窄脈沖回波序列按照多普勒維順序從存儲模塊中取出并重新排列，得到多個脈沖重復周期同一距離單元的多個脈沖序列，對多個脈沖重復周期同一距離單元的多個脈沖數據進行動目標顯示處理，去除靜目標，得到I路動目標顯示回波序列和Q路動目標顯示回波序列，對I路動目標顯示回波序列和Q路動目標顯示回波序列進行動目標檢測，再根據動目標檢測的結果進行恒虛警處理，得到目標狀態、目標幅度、目標距離和目標速度；

存儲模塊，用于存儲I路窄脈沖回波序列和Q路窄脈沖回波序列。

2.根據權利要求1所述的一種用于地面警戒雷達的雷達數字處理組件，其特征在于所述主控模塊包括第一FPGA模塊和第二FPGA模塊；

第一FPGA模塊，用于對中頻數字信號序列進行數字正交下變頻，得到I、Q兩路正交數字基帶信號，對I、Q兩路正交數字基帶信號進行脈沖壓縮處理，去除寬帶調制信號，得到I路窄脈沖回波序列和Q路窄脈沖回波序列，將I路窄脈沖回波序列和Q路窄脈沖回波序列分別按照距離維順序依次存儲至存儲模塊；

第二FPGA模塊，多個脈沖重復周期的I路窄脈沖回波序列和Q路窄脈沖回波序列按照多普勒維順序從存儲模塊中取出并重新排列，得到多個脈沖重復周期同一距離單元的多個脈沖序列，對多個脈沖重復周期同一距離單元的多個脈沖數據進行動目標顯示處理，去除靜目標，得到I路動目標顯示回波序列和Q路動目標顯示回波序列，對I路動目標顯示回波序列和Q路動目標顯示回波序列進行動目標檢測，再根據動目標檢測的結果進行恒虛警處理，得到目標狀態、目標幅度、目標距離和目標速度。

3.根據權利要求1所述的一種用于地面警戒雷達的雷達數字處理組件，其特征在于所述第一FPGA模塊對中頻數字信號序列進行數字正交下變頻的處理過程為：

對中頻數字信號進行奇偶交替采樣，形成兩路中頻數字信號，再對每一路中頻數字信號依次乘以符號(-1)^k，k為每一路中頻數字信號采樣點數，完成符號修正處理；之后進行低通濾波保留帶寬內的信號去掉帶寬外的信號，最后，按照預設的速率進行抽取，以降低后續處理模塊的處理速率，從而得到I路數字基帶信號、Q路數字基帶信號。

4.根據權利要求1所述的一種用于地面警戒雷達的雷達數字處理組件，其特征在于所述脈沖壓縮處理過程為：

將I路數字基帶信號分別經過I路濾波器、Q路濾波器進行匹配濾波處理之后得到第一脈沖壓縮信號、第二脈沖壓縮信號；

將Q路數字基帶信號分別經過I路濾波器、Q路濾波器進行匹配濾波處理之后得到第三脈沖壓縮信號、第四脈沖壓縮信號；

將第一脈沖壓縮信號與第四脈沖壓縮信號求差，得到I路窄脈沖回波序列；

將第二脈沖壓縮信號與第三脈沖壓縮信號求和，得到Q路窄脈沖回波序列。

5.根據權利要求1所述的一種用于地面警戒雷達的雷達數字處理組件，其特征在于將每個脈沖重復周期I路窄脈沖回波序列和Q路窄脈沖回波序列分別按照距離維順序依次存儲是指：

對于地面警戒雷達收到的M個脈沖重復周期，每個脈沖重復周期對應N個距離單元的回波信號而言，脈沖壓縮處理之后得到的I路窄脈沖回波序列和Q路窄脈沖回波序列，分別形成M行N列的數據矩陣，記為I路數據矩陣和Q路數據矩陣，將I路數據矩陣和Q路數據矩陣分別存儲至存儲模塊中。