[發(fā)明專利]一種半導體封裝結構及其制作方法

在審

• 申請?zhí)枺?/td>: 202011373432.9
• 申請日: 2020-11-30
• 公開（公告）號: CN112510004A
• 公開（公告）日: 2021-03-16
• 發(fā)明（設計）人: 陳佳
• 申請（專利權）人: 杰華特微電子(杭州)有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60
• 代理公司: 杭州鈐韜知識產(chǎn)權代理事務所(普通合伙) 33329
• 代理人: 唐靈;趙杰香

本發(fā)明提出了一種半導體封裝結構，該封裝結構通過對頂層金屬層進行圖形化，留出空白區(qū)，并且利用該頂層金屬層作為停止層，對鈍化層表面開槽，使得開槽的深度可以達到頂層金屬層的深度，增加PI層的吸附力，且能夠吸收部分界面處產(chǎn)生的應力，從而降低了PI層翹曲的風險，增加了半導體器件的品質和使用壽命。同時本發(fā)明還提出了上述半導體封裝結構的制作方法。

技術領域

本發(fā)明涉及半導體技術領域，尤其是涉及一種半導體封裝結構及其制作方法。

背景技術

近年來，隨著大電流，高功率電源芯片的發(fā)展，再分布層(RDL)布線受到廣泛的應用，但是在封裝結束后，在做高加速溫濕度及偏壓測試(bias HAST)實驗時，相鄰不同電位的RDL會發(fā)生金屬擴散的問題(主要發(fā)生在RDL的底部)，導致不同的RDL發(fā)生短路。

在專利CN107808865A中，揭示了一種抑制潮濕環(huán)境下的金屬離子表面遷移的封裝結構，如圖1所示，在該專利中，采用不同高度的介質層設計，讓相鄰的兩個RDL340(1)、340(2)處于不同的高度，其中RDL340(1)下面具有墊高的介質層330(1)，通過該墊高的介質層330(1)，RDL340(1)的高度332高于RDL340(2)的高度，從而拉大了兩個相鄰RDL之間的距離334，使得金屬離子遷移路徑加大，降低了相鄰金屬之間被短路的風險。

然而這種增加路徑的方法，雖然一定程度上緩解了短路的風險，但是并沒有本質上解決潮濕環(huán)境下的金屬離子遷移。現(xiàn)在有一種做法是在RDL的表面覆蓋一層聚合物層(Polymer；PI)，用PI來阻止水汽的侵入，進而阻止RDL上金屬的擴散(水汽的侵入，會加速銅遷移)。

然而，PI本身是一種吸收性材料，在長期潮濕的環(huán)境下，PI層亦會受到水汽的侵入，從而使得相鄰的RDL之間的絕緣性能降低。另一方面，PI層和器件表面的介質層(通常為氧化層)之間具有不同的楊氏模量參數(shù)，導致兩者的界面出具有較強的應力，該應力會導致PI層翹曲并形成一定層度的分離，最終導致兩相鄰的RDL之間電化學飄逸和相鄰金屬層之間的電流泄露或短路。

因此，有必要對現(xiàn)有技術中存在的缺陷進行改善并提出一種新的封裝結構。

發(fā)明內容

有鑒于此，本發(fā)明的目的在于提出一種新的半導體封裝結構，能夠克服現(xiàn)有技術中RDL之間因金屬離子遷移造成的短路問題，從而改善器件的性能和使用壽命。

根據(jù)本發(fā)明的目的提出的一種半導體封裝結構，包括

基板，所述基板包括位于表面的第一介質層和位于所述第一介質層下方的半導體器件結構，所述半導體器件結構至少包括臨近所述第一介質層的頂層金屬層以及位于所述頂層金屬層下方的第二金屬層；

再分布導電層，設置在所述第一介質層上，所述再分布導電層包括第一RDL段和與所述第一RDL段相鄰的第二RDL段，

所述頂層金屬層具有圖形化結構，該圖形化結構使得所述頂層金屬層包括與所述第一RDL段電性相連的第一導電線、與所述第二RDL段電性相連的第二導電線，以及設置在所述第一導電線和所述第二導電線之間的空白區(qū)，

所述第一介質層對應所述空白區(qū)上方的區(qū)域設有至少一個開槽，所述開槽阻斷所述第一RDL段和所述第二RDL段的至少一漏電路徑上，所述開槽的深度大于所述第一介質層表面至所述頂層金屬層表面的距離，以及

至少在所述第一RDL段和所述第二RDL段之間的第一介質層上覆有第二介質層，該第二介質層充滿于所述開槽中。

優(yōu)選的，所述開槽為條狀開槽，該條狀開槽的長度方向與所述第一RDL段的長度方向一致。

優(yōu)選的，所述開槽為孔狀開槽。

優(yōu)選的，所述孔狀開槽包括復數(shù)個孔組成的孔陣列，所述孔陣列為規(guī)則陣列、錯位陣列或非規(guī)則陣列中的一種。