[發明專利]柵極驅動電路及其制造方法、陣列基板、顯示裝置

在審

• 申請號: 202011356542.4
• 申請日: 2020-11-27
• 公開（公告）號: CN112466948A
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 蘇同上;成軍;周斌;趙策;王慶賀;汪軍;閆梁臣
• 申請（專利權）人: 合肥鑫晟光電科技有限公司;京東方科技集團股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;G09G3/36;H01L27/32;G02F1/1345
• 代理公司: 北京三高永信知識產權代理有限責任公司 11138
• 代理人: 賈敏

本申請提供了一種柵極驅動電路及其制造方法、陣列基板、顯示裝置，屬于顯示技術領域。由于該柵極驅動電路中的至少一個晶體管包括由導電材料制成的第一遮光層，且該第一遮光層與該晶體管的第一柵極金屬層連接，因此形成了兩個導電溝道，增大了開態電流，進而有效抑制了閾值電壓的負漂。

技術領域

本申請涉及顯示技術領域，特別涉及一種柵極驅動電路及其制造方法、陣列基板、顯示裝置。

背景技術

柵極驅動電路是用于驅動顯示面板正常顯示必不可少的電路之一，且為了實現窄邊框，目前一般采用陣列基板行驅動(gate driver on array，GOA)技術將柵極驅動電路集成于陣列基板上。故，柵極驅動電路也可以稱為GOA電路。

相關技術中，GOA電路一般包括能夠實現不同功能的多個晶體管，如，實現輸入功能的輸入晶體管和實現輸出功能的輸出晶體管。并且，GOA電路包括的每個晶體管均包括柵極金屬層和源漏極金屬層。

但是，相關技術中GOA電路所包括的晶體管的閾值電壓負漂較為嚴重。

發明內容

本申請提供了一種柵極驅動電路及其制造方法、陣列基板、顯示裝置，可以解決相關技術中GOA電路所包括的晶體管的閾值電壓負漂較為嚴重的問題。所述技術方案如下：

一方面，提供了一種柵極驅動電路，所述柵極驅動電路包括：多個第一晶體管；所述多個第一晶體管中的至少一個第一目標晶體管包括：

位于襯底基板一側的第一遮光層，所述第一遮光層由導電材料制成；

位于所述第一遮光層遠離所述襯底基板一側的第一柵極金屬層和第一源漏極金屬層；

其中，所述第一遮光層與所述第一柵極金屬層連接。

可選的，所述導電材料為金屬材料。

可選的，所述第一遮光層的厚度大于厚度閾值。

可選的，所述多個第一晶體管包括：輸入晶體管、復位晶體管、第一輸出晶體管、第二輸出晶體管、第一下拉控制晶體管、第二下拉控制晶體管、第三下拉控制晶體管、第四下拉控制晶體管、第五下拉控制晶體管、第一下拉晶體管、第二下拉晶體管、第三下拉晶體管和第四下拉晶體管；

所述輸入晶體管的柵極和第一極與輸入端連接，第二極與上拉節點連接；

所述第一輸出晶體管的柵極與所述上拉節點連接，第一極與第一時鐘信號端連接，第二極與移位輸出端連接；

所述第二輸出晶體管的柵極與所述上拉節點連接，第一極與第二時鐘信號端連接，第二極與驅動輸出端連接；

所述復位晶體管的柵極與復位信號端連接，第一極與第一下拉電源端連接，第二極與所述上拉節點連接；

所述第一下拉控制晶體管的柵極和第一極均與下拉控制電源端連接，第二極與所述第二下拉控制晶體管的柵極連接；

所述第二下拉控制晶體管的第一極與所述下拉控制電源端連接，第二極與下拉節點連接；

所述第三下拉控制晶體管和所述第四下拉控制晶體管的柵極均與所述上拉節點連接，所述第三下拉控制晶體管和所述第四下拉控制晶體管的第一極均與所述第一下拉電源端連接，所述第三下拉控制晶體管的第二極與所述第二下拉控制晶體管的柵極連接，所述第四下拉控制晶體管的第二極與所述下拉節點連接；

所述第五下拉控制晶體管的柵極與級聯的另一個柵極驅動電路的移位輸出端連接，第一極與所述第一下拉電源端連接，第二極與所述下拉節點連接；