[發明專利]一種數模混合芯片的低功耗驗證方法和測試平臺

在審

• 申請號: 202011355881.0
• 申請日: 2020-11-26
• 公開（公告）號: CN112364595A
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 宋存杰;雷海燕;盧鼎
• 申請（專利權）人: 大唐半導體科技有限公司
• 主分類號: G06F30/38
• 分類號: G06F30/38;G06F30/367
• 代理公司: 北京慕達星云知識產權代理事務所(特殊普通合伙) 11465
• 代理人: 符繼超

1.一種數?；旌闲酒牡凸尿炞C方法，其特征在于，包括：

利用UPF文件對所述數?；旌闲酒腜MU模擬單元進行PMU仿真模型建模的步驟；

利用所述PMU仿真模型對待測的數字邏輯模塊的電源域進行供電時序驗證的步驟。

2.根據權利要求1所述的數?；旌闲酒牡凸尿炞C方法，其特征在于，利用UPF文件對所述數模混合芯片的PMU模擬單元進行PMU仿真模型建模的步驟具體包括：

創建單獨的PMU模擬單元的電源域；

使用UPF文件描述PMU模擬單元中的LDO行為信息，和/或使用UPF文件描述PMU模擬單元的BUCK行為信息。

3.根據權利要求1所述的數模混合芯片的低功耗驗證方法，其特征在于，所述PMU仿真模型建模的步驟包括：

對于所述PMU模擬單元中的模擬Power Switch單元，使用UPF文件中的Power Switch單元建立仿真模型；

對于所述PMU模擬單元中的BUCK或者LDO，使用UPF文件中的Power Switch單元或者Power Switch單元結合Level Shifter單元建立仿真模型。

4.根據權利要求1所述的數?；旌闲酒牡凸尿炞C方法，其特征在于，所述PMU仿真模型建模的步驟包括：

對于包含BUCK和LDO串聯的PMU模擬單元，在UPF文件中使用多個Power Switch單元串聯的方式進行建模。

5.根據權利要求1所述的數模混合芯片的低功耗驗證方法，其特征在于，還包括：在UPF文件中調用多個Power Switch單元進行PMU仿真模型建模，為數字邏輯模塊的多個電源域進行供電時序驗證。

6.根據權利要求1所述的數?；旌闲酒牡凸尿炞C方法，其特征在于，所述PMU仿真模型建模的步驟包括：

所述數字邏輯模塊向所述PMU仿真模型發送控制信號；

在所述PMU仿真模型中使用verilog代碼對所述控制信號進行延遲處理，處理后再作為進行PMU仿真建模的UPF文件的控制信號，以對PMU模擬單元的開關延遲進行驗證。

7.根據權利要求1所述的數模混合芯片的低功耗驗證方法，其特征在于，所述控制信號包括：LDO控制信號、BUCK控制信號或Power Switch控制信號，分別用于對所述PMU仿真模型中的LDO單元、BUCK單元或者Power Switch單元進行開關控制。

8.根據權利要求1所述的數模混合芯片的低功耗驗證方法，其特征在于，還包括，在所述PMU仿真模型中建立多個LDO仿真模型，為數模混合芯片中除PMU模擬單元之外的其他模擬單元進行供電時序驗證的步驟。

9.一種根據權利要求1-8中任一項所述的數?；旌闲酒牡凸尿炞C方法的測試平臺，其特征在于，所述測試平臺包括PMU仿真模塊、數字邏輯模塊和存儲單元；

所述存儲單元存儲有UPF文件；

所述數字邏輯模塊加載所述UPF文件并運行數字邏輯，UPF文件中包括電源域；

所述PMU仿真模塊用于加載所述PMU仿真模型，利用UPF文件對所述PMU模擬單元進行建模獲得所述PMU仿真模型，以及利用所述PMU仿真模型對待測數字邏輯模塊的若干所述電源域進行供電時序驗證。

10.根據權利要求9所述的數模混合芯片的低功耗驗證方法的測試平臺，其特征在于，所述存儲單元還存儲有頂層UPF文件，所述頂層UPF文件用于創建頂層的電源域，并在其中調用PMU仿真模型，以及待測數字邏輯模塊的UPF文件，并對PMU仿真模型與待測的數字邏輯模塊的UPF文件進行電源/地信號連接。