[發明專利]低導通電阻的深溝槽MOSFET器件結構

在審

• 申請號: 202011355464.6
• 申請日: 2020-11-27
• 公開（公告）號: CN112271213A
• 公開（公告）日: 2021-01-26
• 發明（設計）人: 李恩求;李鐵生;楊樂;劉琦
• 申請（專利權）人: 龍騰半導體股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78
• 代理公司: 西安新思維專利商標事務所有限公司 61114
• 代理人: 李罡

本發明涉及一種低導通電阻的深溝槽MOSFET器件結構，所述器件的屏蔽柵極多晶硅和其上方的柵極多晶硅短接，在MESA區靠近深溝槽區域形成積累層；柵極多晶硅左右兩側往下延伸，在深溝槽側壁形成低阻區域。本發明將傳統的屏蔽柵極與源區短接改進為與柵極短接，進而將多晶硅間介質降低到最小，使得上層柵極多晶硅層往下延伸，將器件的部分MESA電阻轉化為電阻率更低的積累層電阻，并通過柵極多晶硅層的延伸，將MESA內等勢線從體區與漂移區之間的PN結轉移至深溝槽中部位置，以實現深溝槽MOSFET平臺縱向電場強度由駝峰分布轉化為更均勻的近似矩形分布。

技術領域

本發明涉及半導體功率器件技術領域，具體涉及一種低導通電阻的深溝槽MOSFET器件結構。

背景技術

在耐壓低于250V的中低壓功率器件領域，深溝槽MOSFET器件具有低特征導通電阻,、工藝復雜度適中等優點受到廣泛應用。深溝槽MOSFET器件利用屏蔽柵極作為體內場板，降低漂移區電場，以達到降低漂移區電阻及特征導通電阻的目的。

因屏蔽柵極占用大量的漂移區空間，以及漂移區電阻率仍相對較高等特點，在深溝槽MOSFET器件導通電阻的眾多組成部分中，MESA電阻占比相當大，阻礙了特征導通電阻的進一步降低。

發明內容

本發明的目的是提供一種低導通電阻的深溝槽MOSFET器件結構，將深溝槽MOSFET器件電阻率較高的MESA電阻部分轉化為電阻率較低的積累層電阻，使得MESA區域的電阻明顯降低，從而降低整個器件的特征導通電阻。

本發明所采用的技術方案為：

低導通電阻的深溝槽MOSFET器件結構，其特征在于：

所述器件的屏蔽柵極多晶硅和其上方的柵極多晶硅短接，在MESA區靠近深溝槽區域形成積累層。

柵極多晶硅左右兩側往下延伸，在深溝槽側壁形成低阻區域。

所述器件包括與背面漏極接觸的第一導電類型高濃度摻雜硅襯底以及位于第一導電類型高濃度摻雜硅襯底上的第一導電類型低濃度摻雜硅外延層,在所述第一導電類型低濃度摻雜硅外延層內設有深溝槽,在所述深溝槽內包裹位于下層的場氧化層和位于上層的柵氧化層,在所述場氧化層之間和柵氧化層之間分別設有位于下層的屏蔽柵極多晶硅和位于上層的柵極多晶硅,在所述屏蔽柵極多晶硅和柵極多晶硅的中間設有氧化層,在相鄰深溝槽之間設有第二導電類型摻雜層體區，在所述第二導電類型摻雜層體區的上方設有第一導電類型高濃度摻雜層源區，在深溝槽及第一導電類型高濃度摻雜層源區上方設有介質層, 介質層上方設有與源極金屬,與所述源極金屬相連的通孔穿通介質層和第一導電類型高濃度摻雜層源區,延伸到第二導電類型摻雜層體區內，在所述通孔下方設有第二導電類型高濃度摻雜區,其特征在于：

屏蔽柵極多晶硅和柵極多晶硅通過通孔相連，其電位是始終保持一致的。

柵極多晶硅中間位置下邊界在屏蔽柵極多晶硅上方，而所述柵極多晶硅左右兩側對屏蔽柵極多晶硅形成半包圍結構。

場氧化層厚度厚于柵氧化層。

氧化層為多晶硅間氧化層，通過熱氧化方式形成，其厚度在100-2000A。

深溝槽從第一導電類型低濃度摻雜硅外延層表面延伸至第一導電類型低濃度摻雜硅外延層內部，其深度不超過第一導電類型低濃度摻雜硅外延層厚度。

所述第二導電類型摻雜層體區深度不超過柵極多晶硅下邊界。

對于N型深溝槽器件，所述第一導電類型為N型，第二導電類型為P型；

對于P型深溝槽器件，第一導電類型為P型，第二導電類型為N型。本發明具有以下優點：