[發明專利]CMOS圖像傳感器的像素結構及像素結構的形成方法

在審

• 申請號: 202011353401.7
• 申請日: 2020-11-26
• 公開（公告）號: CN112331686A
• 公開（公告）日: 2021-02-05
• 發明（設計）人: 田志;梁啟超;邵華;陳昊瑜
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種CMOS圖像傳感器的像素結構，其特征在于，所述像素結構包括：

半導體襯底，所述半導體襯底中形成有器件隔離結構以及通過所述器件隔離結構定義出的至少一個像素單元；

光電二極管，位于每個所述像素單元對應的半導體襯底中；

浮動擴散點，位于用于隔離相鄰所述像素單元的器件隔離結構中；

柵極堆疊結構，位于所述浮動擴散點與每個所述像素單元中的光電二極管之間的所述半導體襯底的表面上，所述柵極堆疊結構具有柵極層，所述柵極層在所述浮動擴散點一側的厚度小于所述柵極層在所述光電二極管一側的厚度；

側墻，位于所述柵極堆疊結構的兩側；

導電插塞，位于所述浮動擴散點的表面上，且底部與所述浮動擴散點電性接觸。

2.如權利要求1所述的圖像傳感器像素結構，其特征在于，所述每個像素單元中，所述柵極層的厚度在沿著從光電二極管至所述浮動擴散點的方向上呈階梯狀變薄。

3.如權利要求1所述的圖像傳感器像素結構，其特征在于，所述柵極層在所述浮動擴散點一側的厚度a與所述柵極層在所述光電二極管一側的厚度b之比為1:5～1:1。

4.一種基于如權利要求1-3中任一權利要求所述的CMOS圖像傳感器的像素結構的形成方法，其特征在于，所述形成方法包括：

提供一半導體襯底，所述半導體襯底中形成有器件隔離結構以及通過所述器件隔離結構定義出的至少一個像素單元；

在所述半導體襯底上依次形成第一氧化硅層、柵極層和圖案化的掩膜層；

以所述圖案化的掩膜層為掩膜，對相鄰兩個所述像素單元之間的部分所述柵極層進行減薄處理，以形成至少位于所述器件隔離結構上方的柵極凹槽；

在執行完所述減薄處理之后的柵極層上形成硬掩膜層，并刻蝕所述柵極層和所述第一氧化硅層，以在每個所述像素單元上形成相應的柵極堆疊結構，相鄰所述柵極堆疊結構的側壁在所述柵極凹槽中形成暴露出所述器件隔離結構頂部的開口；

在所述每個像素單元中的柵極堆疊結構的兩側形成側墻；

以所述側墻和所述硬掩膜為掩膜，對暴露出的所述相鄰像素單元之間的所述器件隔離結構的部分表層進行N型或P型離子注入，以在所述器件隔離結構內形成浮動擴散點；

在所述浮動擴散點的表面上形成導電插塞，所述導電插塞的底部與所述浮動擴散點電性接觸。

5.如權利要求4所述的圖像傳感器像素結構的形成方法，其特征在于，當所述浮動擴散點為N型時，所述器件隔離結構為P型隔離阱；當所述浮動擴散點為P型時，所述器件隔離結構為N型隔離阱。

6.如權利要求4所述的CMOS圖像傳感器像素結構的形成方法，其特征在于，各個所述像素單元按陣列排布，且四個所述像素單元組成2*2的陣列區域。

7.如權利要求4所述的CMOS圖像傳感器像素結構的形成方法，其特征在于，對所述柵極層進行減薄處理時，所述柵極層的減薄厚度與所述柵極層減薄前的厚度之比為1:5～1:1。

8.如權利要求7所述的CMOS圖像傳感器像素結構的形成方法，其特征在于，所述柵極凹槽的線寬與所述柵極凹槽的深度之比為1:1～2:1。

9.如權利要求5所述的CMOS圖像傳感器像素結構的形成方法，其特征在于，在所述每個像素單元中的柵極堆疊結構的兩側形成側墻之后，并在所述器件隔離結構內形成浮動擴散點的步驟之前或之后還包括：

對所述半導體襯底進行N型或P型離子注入，以形成每個像素單元所需的光電二極管，且使所述每個像素單元中的柵極堆疊結構位于該像素單元的光電二極管和所述浮動擴散點之間。

10.如權利要求9所述的CMOS圖像傳感器像素結構的形成方法，其特征在于，在形成每個像素單元所需的光電二極管的步驟之后還包括：

掩蔽所述浮動擴散點對應的半導體襯底的上表面，并在所述每個像素單元中的光電二極管對應的半導體襯底的表面上形成第二氧化硅層。