[發明專利]計算設備以及計算方法

在審

• 申請號: 202011352312.0
• 申請日: 2020-11-26
• 公開（公告）號: CN112951294A
• 公開（公告）日: 2021-06-11
• 發明（設計）人: 馬合木提·斯楠吉爾
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/412
• 分類號: G11C11/412;G11C11/419
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

在一些示例中，計算設備包括諸如八晶體管SRAM單元的存儲器單元陣列，其中讀取位線與存儲存儲器狀態的節點隔離，使得共享相應讀取位線的存儲器單元的同時讀取激活不會使任何存儲器單元的存儲狀態失調。該計算設備還包括輸出接口，該輸出接口具有連接至相應讀取位線的電容器，并且具有彼此不同的電容，諸如彼此相差作為2的冪的倍數。輸出接口被配置為從相應的讀取位線對電容器進行充電或使其放電，并允許電容器彼此共享電荷以生成模擬輸出信號，其中來自每條讀取位線的信號通過連接至讀取位線的電容器的電容加權。該計算設備可以用于計算例如由多位權重加權的輸入之和。本發明的實施例還涉及計算方法。

技術領域

本發明的實施例涉及計算設備以及計算方法。

背景技術

本公開總體上涉及在數據處理(諸如乘法累加操作)中使用的存儲器陣列。存儲器中的計算或存儲器中的計算系統將信息存儲在計算機的主隨機存取存儲器(RAM)中，并在存儲器單元級別執行計算，而不是每次計算步驟都在主RAM和數據存儲之間移動大量數據。由于將存儲的數據存儲在RAM中后可以更快地訪問存儲的數據，因此存儲器中的計算可以實時分析數據，從而在業務和機器學習應用中實現更快的報告和決策速度。正在努力改善存儲器中的計算系統的性能。

發明內容

根據本發明的一個方面，提供了一種計算設備，包括：存儲器陣列，包括按存儲器單元的行和列成組的多個存儲器單元，每個存儲器單元包括適于存儲數據的存儲器元件以及具有讀取使能輸入和輸出的讀取端口；多條讀取使能線，每條讀取使能線連接至存儲器單元的相應行的讀取端口的讀取使能輸入，并適于將輸入信號傳輸到該讀取使能輸入；多條數據輸出線，每條數據輸出線連接至存儲器單元的相應列的讀取端口的輸出；輸出接口，包括計算模塊，計算模塊包括多個電容器，每個電容器可連接至相應一條數據輸出線并具有電容，多個電容器中的至少兩個具有彼此不同的電容，輸出接口被配置為允許多個電容器共享存儲在多個電容器上的電荷。

根據本發明的另一個方面，提供了一種計算方法，包括：將多個多位權重存儲在存儲器陣列中，存儲器陣列具有以行和列布置的多個存儲器單元，每個存儲器單元具有適于在節點處存儲信號的存儲器元件以及具有讀取使能輸入和輸出的讀取端口，讀取端口適于在讀取使能輸入上有激活信號時，在輸出處生成指示存儲在存儲器元件中的節點處的信號的信號，并且使輸出與節點隔離，存儲器陣列還具有多條讀取使能線，每條讀取使能線連接至一行存儲器單元的讀取使能輸入，其中，存儲多個多位權重的每一個包括將多位權重存儲在共享多條讀取使能線中的相應一條的一行存儲器單元中，存儲器陣列還具有多條數據輸出線，每條數據輸出線連接至一列存儲器單元的讀取端口的輸出；將多個脈沖信號序列施加于多條讀取使能線中的相應讀取使能線，以在相應行存儲器單元的讀取端口的多個輸出中的每一個上生成輸出信號；組合多列存儲器單元中每一列的讀取端口的多個輸出上的輸出信號，并通過重要性因子對組合輸出信號進行加權，至少兩個重要性因子彼此不同；組合加權的輸出信號以生成模擬輸出；以及將模擬輸出轉換為數字輸出。

根據本發明的又一個方面，提供了一種計算方法，包括：將多個多位權重存儲在存儲器陣列中，存儲器陣列具有以行和列布置的多個存儲器單元，每個存儲器單元具有適于在節點處存儲信號的存儲器元件以及具有讀取使能輸入和輸出的讀取端口，讀取端口適于當在讀取使能輸入處有激活信號時，在輸出處生成指示存儲在存儲器元件中的節點上的信號的信號，并將輸出與節點隔離；同時將輸入信號乘以多個多位權重中每一個的每個位，以在讀取端口的輸出處生成多個輸出信號；將每一列中的存儲器單元的讀取端口的輸出處的多個輸出信號相加；通過重要性因子對每一列中的存儲器單元的讀取端口的輸出處的多個輸出信號的總和中的每一個進行加權，以生成相應加權和，重要性因子彼此不同；以及組合加權和以生成模擬輸出信號。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各個部件未按比率繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。