[發明專利]一種基于LIF模型的脈沖神經網絡神經元電路

有效

• 申請號: 202011351754.3
• 申請日: 2020-11-26
• 公開（公告）號: CN112465134B
• 公開（公告）日: 2022-05-03
• 發明（設計）人: 王巍;張珊;趙汝法;張定冬;張濤洪;劉博文;袁軍
• 申請（專利權）人: 重慶郵電大學
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/04
• 代理公司: 重慶市恒信知識產權代理有限公司 50102
• 代理人: 陳棟梁

本發明請求保護一種基于LIF(Leaky Integrate and Fire)模型的脈沖神經網絡神經元電路，屬于集成電路設計領域。該電路主要包括：膜電位積累電路、泄露電路、脈沖產生電路、不應期電路及復位電路。本發明不僅實現了LIF神經元模型的積分泄露點火功能，還模擬了生物神經元的不應期特性，其中不應期可調。本發明基于CMOS工藝，電路結構簡單，且電路中多采用亞閾值區MOS管，使神經元電路具有超低功耗特性；電路的輸入電流為pA級，輸出脈沖頻率為Hz級，能很好模擬生物神經元的典型工作狀態，有效地實現了神經元的功能，可用于實現大規模脈沖神經網絡系統。

技術領域

本發明屬于集成電路設計技術領域，尤其涉及到一種基于LIF(Leaky Integrateand Fire)模型的脈沖神經網絡神經元電路實現的方法。

背景技術

生物系統非常節能，特別是大腦，由數十億神經元細胞組成，耗電約20W。這些單元是有噪聲的、不精確的、不可靠的模擬設備。當它們被集成到由相互作用的神經元組成的大腦結構中時，它們可以在非常低功耗的情況下，實時地、高精度地解決復雜的任務和表現復雜的行為。人的大腦中有1011個神經元及1015個突觸且消耗能量極低。若想要模擬大腦中大量神經元和突觸并行處理信息，電路需要具有超低功耗的性能及占用面積越小越好。神經網絡研究方向可分為兩類，一類是精確模擬人腦的運行模式，即模擬出細胞膜中的離子通道，例如Hodgkin-Huxley神經元模型，但這類模型實現較為復雜；一類是追求超低功耗及超緊湊電路，在這類電路中，通常使用較為簡單的神經元模型，例如LIF神經元模型，該模型既能實現神經元基本功能，又因電路實現較為簡單，能極大降低電路功耗。

CMOS集成電路設計中電子學的最新進展通過減小晶體管的尺寸，可以在平方厘米內封裝數十億個晶體管，可以利用這種先進技術來模仿像大腦一樣的電路。這些電子系統通常在電源電壓(典型值約1V)下運行，但是傳統的模擬電路的性能在如此低的電源電壓下會大大降低。因此需要設計一種神經元電路，不僅能模擬生物神經元特性，還能在低電源電壓下工作。

本發明提供一種基于LIF模型的脈沖神經網絡神經元電路實現方法，以克服現有技術中電子系統在低電源電壓下工作性能差的問題，而且在典型LIF模型的基礎上，使神經元電路具備不應期，通過調節偏置電壓對不應期進行調整，從而控制神經元電路的脈沖發射頻率，使得神經元電路可以適應各種頻率下的工作條件。

發明內容

本發明為實現上述目的，本發明結合亞閾值區MOS管的工作機制，設計了一種基于LIF模型的低功耗脈沖神經網絡神經元電路。本發明的技術方案如下：

一種基于LIF模型的脈沖神經網絡神經元電路，其包括：膜電位積累電路、泄露電路、脈沖產生電路、不應期電路及復位電路，所述膜電位積累電路與泄露電路相連，膜電位積累電路的輸出端連接到脈沖產生電路的一個輸入端，脈沖產生電路與不應期電路相連，不應期電路的輸出端連接到復位電路的輸入端，復位電路的輸出端連接到膜電位積累電路的輸入端。所述膜電位積累電路通過一個電容C_mem實現，利用電容C_mem對輸入信號進行累積，將膜電位V_mem積累至閾值電壓用于產生脈沖信號；

所述泄露電路采用一個NMOS管M3與電容C_mem并聯，沒有信號輸入時，膜電壓將會泄露至靜息電位或到下一次信號的到來；

所述脈沖產生電路由一個比較器Comp與一個buffer構成，將膜電位與閾值電壓進行比較，一旦膜電位超過閾值電壓則發射一個脈沖信號；

所述不應期電路由一個電容C1、一個PMOS管M4與一個由V_ref控制的NMOS管M5并聯構成，V_ref可以調節不應期時間。一旦脈沖產生電路產生一個脈沖信號，不應期電路則產生一個復位信號傳輸給復位電路；