[發明專利]一種進行集成電路無感變頻的方法、裝置及存儲介質

在審

• 申請號: 202011348420.0
• 申請日: 2020-11-26
• 公開（公告）號: CN112364597A
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 葛穎峰;朱勇;徐祎喆
• 申請（專利權）人: 北京百瑞互聯技術有限公司
• 主分類號: G06F30/39
• 分類號: G06F30/39
• 代理公司: 北京國科程知識產權代理事務所(普通合伙) 11862
• 代理人: 曹曉斐

本發明公開了一種進行集成電路無感變頻的方法、裝置及介質。該方法主要包括采集正在輸出的集成電路的第一時鐘信號的周期狀態信息，并采集待輸出的集成電路的第二時鐘信號的準備狀態信息，其中，周期狀態信息表示第一時鐘信號是否已完成整數倍時鐘周期的輸出，準備狀態信息表示第二時鐘信號是否已滿足進行輸出的條件；當需要將輸出的時鐘信號從第一時鐘信號切換到第二時鐘信號時，根據準備狀態信息判定第二時鐘信號已滿足進行輸出的條件后，根據周期狀態信息判定第一時鐘信號已完成整數倍時鐘周期的輸出時，停止第一時鐘信號的輸出，并開啟第二時鐘信號的輸出。本發明實現了在集成電路中進行無感變頻。

技術領域

本發明涉及集成電路設計領域，特別涉及一種進行集成電路無感變頻的方法、裝置及存儲介質。

背景技術

集成電路在工作時需要多個IP共同配合完成工作。這種配合都需要一個最基本的條件，就是多個IP之間能夠互相通信，多個IP之間互相通信的過程分為兩種類型，同步通信和異步通信。其中同步通信要求通信雙方工作在相同的時鐘源或其子時鐘源下；異步通信需要有額外的硬件模塊來彌補通信雙方在不同時鐘域下進行信號傳遞時的傳輸不穩定問題。

為了避開額外的硬件開銷，電路設計過程中傾向于使用讓IP用同步通信的方式實現多個IP共同配合完成工作。當部分IP的工作頻率需要發生變化時，大部分設計的電路的做法是停止部分IP和與之通信的其他IP的工作，讓需要變頻的IP改變頻率，在需要變頻的IP完成頻率改變后所有的IP再重新開始工作；或者采用在集成電路的時鐘網絡的設計中加入特殊的結構，用來控制多個IP的時鐘信號實現多個IP共同配合完成工作。

上述的兩種做法會造成集成電路額外的工作延遲或存在時鐘信號切換時會產生毛刺的現象。

發明內容

針對現有技術中存在的問題，本發明主要提供一種進行集成電路無感變頻的方法、裝置及存儲介質。

為了進行集成電路無感變頻，本發明采用的一個技術方案是：提供一種進行集成電路無感變頻的方法，其包括狀態信息采集步驟，采集正在輸出的集成電路的第一時鐘信號的周期狀態信息，并采集待輸出的集成電路的第二時鐘信號的準備狀態信息，其中，周期狀態信息表示第一時鐘信號是否已完成整數倍時鐘周期的輸出，準備狀態信息表示第二時鐘信號是否已滿足進行輸出的條件；以及時鐘切換步驟，當需要將輸出的時鐘信號從第一時鐘信號切換到第二時鐘信號時，根據準備狀態信息判定第二時鐘信號已滿足進行輸出的條件后，根據周期狀態信息判定第一時鐘信號已完成整數倍時鐘周期的輸出時，停止第一時鐘信號的輸出，并開啟第二時鐘信號的輸出。

本發明采用的另一個技術方案是：提供一種進行集成電路無感變頻的裝置，其包括：狀態信息采集模塊，采集正在輸出的集成電路的第一時鐘信號的周期狀態信息，并采集待輸出的集成電路的第二時鐘信號的準備狀態信息，其中，周期狀態信息表示第一時鐘信號是否已完成整數倍時鐘周期的輸出，準備狀態信息表示第二時鐘信號是否已滿足進行輸出的條件；以及時鐘切換模塊，當需要將輸出的時鐘信號從第一時鐘信號切換到第二時鐘信號時，根據準備狀態信息判定第二時鐘信號已滿足進行輸出的條件后，根據周期狀態信息判定第一時鐘信號已完成整數倍時鐘周期的輸出時，停止第一時鐘信號的輸出，并開啟第二時鐘信號的輸出。

本發明采用的另一個技術方案是：提供一種計算機可讀存儲介質，其存儲有計算機指令，計算機指令被操作以執行方案一中的進行集成電路無感變頻的方法。

本發明的技術方案可以達到的有益效果是：本發明設計了一種進行集成電路無感變頻的方法、裝置及存儲介質。該方法的電路結構對于需要跳躍的時鐘之間沒有任何額外的頻率或者相位要求，既可以用于切換同步時鐘，也可以用于切換異步時鐘；當某個時鐘信號改變時鐘的工作頻率時，其余集成電路模塊的工作可以無需刻意中斷，直接切換即可。

附圖說明

圖1是本發明一種進行集成電路無感變頻的方法的一個具體實施方式的示意圖；