[發明專利]存儲器電路及其操作方法以及信號網絡

在審

• 申請號: 202011344969.2
• 申請日: 2020-11-26
• 公開（公告）號: CN113140238A
• 公開（公告）日: 2021-07-20
• 發明（設計）人: 粘逸昕;藤原英弘;陳炎輝
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C8/08
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種存儲器電路，包括：

多個存儲器單元，與數據字相對應；

全局寫入字線；

多個局部寫入線，每個局部寫入線連接到所述數據字的所述多個存儲器單元的子集；

選擇邏輯系統，被配置為基于所述全局寫入字線上的信號和與存儲器單元的特定子集相關聯的選擇信號來激活所述存儲器單元的特定子集，以經由特定局部寫入線進行寫入。

2.根據權利要求1所述的存儲器電路，還包括：

讀取字線，連接到所述數據字的所有所述存儲器單元。

3.根據權利要求2所述的存儲器電路，其中，使用所述讀取字線上的信號控制的下拉晶體管的柵極連接至特定存儲器單元的存儲節點。

4.根據權利要求1所述的存儲器電路，其中，所述全局寫入字線不直接連接到任何存儲器單元。

5.根據權利要求1所述的存儲器電路，其中，特定存儲器單元響應于寫入輸入端和反相寫入輸入端，其中，所述選擇邏輯系統被配置為生成到所述寫入輸入端和所述反相寫入輸入端的信號。

6.根據權利要求1所述的存儲器電路，其中，當所述特定存儲器單元是由所述選擇邏輯系統激活的所述存儲器單元的特定子集的成員時，所述特定存儲器單元被配置為存儲來自所述特定存儲器單元的數據輸入端的數據。

7.根據權利要求1所述的存儲器電路，其中，特定存儲器單元響應于讀取輸入端、寫入輸入端、反相寫入輸入端。

8.根據權利要求7所述的存儲器電路，其中，所述選擇邏輯系統被配置為使用一個與非門和一個反相器來生成用于所述寫入輸入端和所述反相寫入輸入端的信號。

9.一種操作存儲器電路的方法，所述存儲器電路包括對應于數據字的多個存儲器單元，所述方法包括：

在全局寫入字線上提供信號，所述信號指示要寫入的數據；

在多個選擇線中的一個上提供選擇信號，每個選擇線與所述多個存儲器單元的子集相關聯；

操作選擇邏輯系統以基于所述選擇信號和所述全局寫入字線上的信號在局部寫入線上生成信號，所述局部寫入線連接至與所述選擇信號相關聯的所述多個存儲器單元的所述子集；

基于所述局部寫入線上的所述信號，將存在于多個輸入數據引腳上的數據寫入到所述多個存儲器單元的所述子集。

10.一種用于操作存儲器電路的信號網絡，所述存儲器電路包括與數據字相對應的多個存儲器單元，所述信號網絡包括：

全局寫入字線；

讀取字線，被配置為連接到所述多個存儲器單元中的每個；

多個選擇信號線，每個選擇信號線與所述多個存儲器單元的子集相關聯；

局部寫入線，配置為連接到所述多個存儲器單元的子集，其中，所述局部寫入線配置為連接到選擇邏輯系統，所述選擇邏輯系統從所述全局寫入字線和與所述多個存儲器單元的所述子集相關聯的所述選擇信號線接收信號。