[發明專利]一種復位同步器電路及其時鐘門控方法

有效

• 申請號: 202011344954.6
• 申請日: 2020-11-26
• 公開（公告）號: CN114546083B
• 公開（公告）日: 2023-07-21
• 發明（設計）人: 馬帥;喬文平;肖青;孫東昱;王政宏;劉勇
• 申請（專利權）人: 中移物聯網有限公司;中國移動通信集團有限公司
• 主分類號: G06F1/24
• 分類號: G06F1/24;G06F1/12;G06F1/3234
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;張博

本發明提供一種復位同步器電路及其時鐘門控方法，所述電路包括：門控單元，所述門控單元的輸入端輸入原始復位信號rst_n_in、時鐘信號clk以及同步復位信號rst_n，所述門控單元輸出端輸出門控時鐘rst_n_clk；所述原始復位信號rst_n_in與時鐘信號clk是異步的；寄存器，所述寄存器的復位端輸入rst_n_in，所述寄存器的時鐘端輸入門控時鐘rst_n_clk。本發明的技術方案，采用原始復位信號rst_n_in和同步復位信號rst_n對復位同步器的時鐘信號clk進行門控，產生的門控時鐘rst_n_clk僅在復位釋放后有兩個時鐘信號上升沿，從而降低了同步寄存器的動態功耗。

技術領域

本發明涉及集成電路和電路系統技術領域，尤其涉及一種復位同步器電路及其時鐘門控方法。

背景技術

現有技術中，在實現異步復位同步釋放的電路中，寄存器時鐘在rst_n為1時一直處于打開狀態，而復位同步實際只需要復位釋放后的兩個時鐘沿有效即可，而多余的時鐘跳變會導致寄存器內部產生較大的動態功耗。

發明內容

本發明提供一種復位同步器電路，采用原始復位信號rst_n_in和同步復位信號rst_n對復位同步器的時鐘信號clk進行門控，產生的門控時鐘rst_n_clk僅在復位釋放后有兩個時鐘信號上升沿，從而降低了同步寄存器的動態功耗。

為了解決上述技術問題，本發明實施例提供如下技術方案：

一種復位同步器電路，包括：

門控單元，所述門控單元的輸入端輸入原始復位信號rst_n_in、時鐘信號clk以及同步復位信號rst_n，所述門控單元輸出端輸出門控時鐘rst_n_clk；所述原始復位信號rst_n_in與時鐘信號clk是異步的；

寄存器，所述寄存器的復位端輸入rst_n_in，所述寄存器的時鐘端輸入門控時鐘rst_n_clk。

可選的，所述門控單元包括三輸入或門和反相器；

所述反相器的輸入端輸入原始復位信號rst_n_in；

所述三輸入或門的輸入端輸入所述反相器的輸出端、時鐘信號clk以及同步復位信號rst_n，所述三輸入或門的輸出端輸出門控時鐘rst_n_clk。

可選的，所述寄存器包括第一級寄存器和第二級寄存器，所述第一級寄存器與所述第二級寄存器連接。

可選的，所述第一級寄存器的電源輸入端輸入VDD，所述第一級寄存器的輸出端輸出原始復位信號rst_n_in的第一級同步復位信號rst_n_syn1。

可選的，所述第二級寄存器的數據輸入端輸入原始復位信號rst_n_in的第一級同步復位信號rst_n_syn1，所述第二級寄存器的輸出端輸出同步復位信號rst_n。

可選的，所述三輸入或門的輸出作為門控時鐘輸出第一個有效時鐘沿，包括：

所述門控時鐘rst_n_clk被固定為低電平，原始復位信號rst_n_in由低電平跳轉為高電平，在門控時鐘rst_n_clk與時鐘信號clk的第一個時鐘上升沿處，第一級同步復位信號rst_n_sync1變為高電平，獲得門控時鐘的第一有效時鐘沿。

可選的，所述三輸入或門的輸出作為門控時鐘輸出第二個有效時鐘沿，包括：

在第二個時鐘上升沿處，所述同步復位信號rst_n變為高電平，所述三輸入或門的輸出作為門控時鐘rst_n_clk輸出高電平，獲得門控時鐘的第二有效時鐘沿。

本發明實施例還提供一種復位同步器電路的時鐘門控方法，應用于上所述的復位同步器電路，所述方法包括：