[發(fā)明專利]存儲控制器、存儲系統(tǒng)及操作存儲控制器的方法

在審

• 申請?zhí)枺?/td>: 202011343822.1
• 申請日: 2020-11-25
• 公開（公告）號: CN113138948A
• 公開（公告）日: 2021-07-20
• 發(fā)明（設(shè)計）人: 羅韓星;張宰薰;孫弘樂
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F11/10
• 代理公司: 北京市立方律師事務(wù)所 11330
• 代理人: 李娜;王凱霞

1.一種存儲控制器，包括：

多個并行輸入通道，所述多個并行輸入通道被配置為用于同時分別從多個冗余存儲器接收多個數(shù)據(jù)；

錯誤估計單元，所述錯誤估計單元被配置為通過估計所述多個數(shù)據(jù)的錯誤水平來生成錯誤信息；

判決單元，所述判決單元被配置為對所述多個數(shù)據(jù)執(zhí)行邏輯運(yùn)算以生成運(yùn)算數(shù)據(jù)；

糾錯單元，所述糾錯單元被配置為通過糾正所述運(yùn)算數(shù)據(jù)的錯誤來生成糾錯數(shù)據(jù)；以及

選擇單元，所述選擇單元被配置為基于所述錯誤信息選擇所述運(yùn)算數(shù)據(jù)和所述糾錯數(shù)據(jù)之一。

2.根據(jù)權(quán)利要求1所述的存儲控制器，其中，所述判決單元包括：

硬判決單元，所述硬判決單元被配置為通過對所述多個數(shù)據(jù)的相應(yīng)比特執(zhí)行多數(shù)表決邏輯運(yùn)算來生成硬判決運(yùn)算數(shù)據(jù)。

3.根據(jù)權(quán)利要求2所述的存儲控制器，其中，每個所述相應(yīng)比特具有第一值或第二值，并且

其中，當(dāng)所述相應(yīng)比特當(dāng)中具有所述第一值的比特的數(shù)目多于所述相應(yīng)比特當(dāng)中具有所述第二值的比特的數(shù)目時，所述硬判決單元將所述硬判決運(yùn)算數(shù)據(jù)的比特值設(shè)置為所述第一值。

4.根據(jù)權(quán)利要求3所述的存儲控制器，其中，所述硬判決單元基于所述多個數(shù)據(jù)生成硬判決錯誤數(shù)據(jù)，并且

其中，當(dāng)所述相應(yīng)比特既具有所述第一值也具有所述第二值時，并且當(dāng)所述相應(yīng)比特當(dāng)中具有所述第一值的比特的數(shù)目與所述相應(yīng)比特當(dāng)中具有所述第二值的比特的數(shù)目之間的差等于或小于預(yù)定值時，所述硬判決單元將所述硬判決錯誤數(shù)據(jù)的比特值設(shè)置為第一邏輯值。

5.根據(jù)權(quán)利要求4所述的存儲控制器，其中，所述硬判決錯誤數(shù)據(jù)指示所述硬判決運(yùn)算數(shù)據(jù)中可能存在未糾正錯誤的位置。

6.根據(jù)權(quán)利要求1所述的存儲控制器，其中，所述判決單元包括：

邏輯OR電路，所述邏輯OR電路被配置為對所述多個數(shù)據(jù)的相應(yīng)比特執(zhí)行邏輯OR運(yùn)算；

邏輯AND電路，所述邏輯AND電路被配置為對所述相應(yīng)比特執(zhí)行邏輯AND運(yùn)算；

多數(shù)表決電路，所述多數(shù)表決電路被配置為對所述相應(yīng)比特執(zhí)行多數(shù)表決邏輯運(yùn)算；以及

復(fù)用器，所述復(fù)用器被配置為選擇所述邏輯OR運(yùn)算的結(jié)果、所述邏輯AND運(yùn)算的結(jié)果和所述多數(shù)表決邏輯運(yùn)算的結(jié)果之一，并將所選擇的結(jié)果生成為硬判決運(yùn)算數(shù)據(jù)。

7.根據(jù)權(quán)利要求1所述的存儲控制器，其中，所述判決單元包括：

硬判決單元，所述硬判決單元被配置為通過對所述多個數(shù)據(jù)的相應(yīng)比特執(zhí)行第一邏輯運(yùn)算來生成硬判決運(yùn)算數(shù)據(jù)；以及

軟判決單元，所述軟判決單元被配置為通過對所述多個數(shù)據(jù)的所述相應(yīng)比特執(zhí)行第二邏輯運(yùn)算來生成軟判決錯誤數(shù)據(jù)。

8.根據(jù)權(quán)利要求7所述的存儲控制器，其中，每個所述相應(yīng)比特具有第一值或第二值，并且

其中，所述軟判決單元基于所述多個數(shù)據(jù)生成所述軟判決錯誤數(shù)據(jù)，并且當(dāng)所述相應(yīng)比特既具有所述第一值也具有所述第二值時，所述軟判決單元將所述軟判決錯誤數(shù)據(jù)的比特值設(shè)置為第一邏輯值。

9.根據(jù)權(quán)利要求8所述的存儲控制器，其中，所述軟判決錯誤數(shù)據(jù)指示所述硬判決運(yùn)算數(shù)據(jù)中可能存在未糾正錯誤的位置。

10.根據(jù)權(quán)利要求7所述的存儲控制器，其中，所述存儲控制器還包括：

邏輯OR門，所述邏輯OR門被配置為對來自所述錯誤估計單元的所述錯誤信息與來自主機(jī)的注意信息執(zhí)行邏輯OR運(yùn)算，使得所述選擇單元基于所述邏輯OR門的輸出選擇所述硬判決運(yùn)算數(shù)據(jù)和所述軟判決錯誤數(shù)據(jù)之一。

11.根據(jù)權(quán)利要求10所述的存儲控制器，其中，當(dāng)所述注意信息指示所述多個數(shù)據(jù)的所述錯誤水平低于參考值時，所述選擇單元選擇所述硬判決運(yùn)算數(shù)據(jù)而不管所述錯誤信息如何。