[發明專利]一種半導體器件及其制造方法

有效

• 申請號: 202011340115.7
• 申請日: 2020-11-25
• 公開（公告）號: CN112467030B
• 公開（公告）日: 2021-11-23
• 發明（設計）人: 邱泰瑋;沈鼎瀛;相奇;錢鶴
• 申請（專利權）人: 廈門半導體工業技術研發有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00
• 代理公司: 北京樂知新創知識產權代理事務所(普通合伙) 11734
• 代理人: 江宇

本發明公開了一種半導體器件及其制造方法，該半導體器件的第一電極包括多種電極材料所形成的多層級平板結構，且多層級平結構中的每一層均與第二電極垂直相對，使多層級平板結構中的每一層都相當于一個下電極與上電極產生相應的電場，從而在通電時，可在阻變層內形成多條通道，并使導電細絲的形成控制在每個獨立的通道內。如此，可以使導電細絲在形成時分布更為均勻；此外，在每個獨立通道內形成的導電細絲可以形成多組導電細絲，進而更有利于實現多階阻值，可應用在存算一體(CIM)的憶阻器等更多應用場景。

技術領域

本發明涉及半導體技術領域，尤其涉及一種半導體器件及其制造方法。

背景技術

現有技術中，阻變式存儲器(RRAM，ResistiveRandomAccessMemory)是當前最具應用前景的下一代非易失性存儲器之一，與傳統浮柵閃存相比，在器件結構、速度、可縮性、三維集成潛力等方面都具有明顯的優勢。

RRAM的基本結構為金屬-絕緣體-金屬(MIM)結構，主要包括底電極、阻變層和頂電極。其中，阻變層為各種氧化薄膜材料制造而成，在外加電壓、電流等電信號的作用下，可在不同電阻狀態之間進行可逆的轉變。而這種可逆的轉變大多是通過導電細絲的形成和斷裂來實現的。

導電細絲通常由氧化物自身分解出來的氧空位形成，也可能由電極引入的金屬離子形成。但是，不管是哪種情況，導電細絲的形成過程都是隨機的，不易控制的。尤其，對于目前常用的、由底電極、阻變層和頂電極堆疊而成的平板結構中，導電細絲的生成的隨意性很大，從而導致RRAM器件轉變參數的離散性大。

RRAM器件轉變參數的離散性較大時，就難以應用于那些要求導電細絲的形成分布較為均勻且可以實現多階阻值的應用場景。例如，作為用于實現存算一體(Computing inMemory，CIM)的憶阻器。

因此，如何控制導電細絲的形成方式，使導電細絲的分布更為均勻且可以實現多階阻值，以滿足更多應用場景的需要還是亟待解決的一個技術問題。

發明內容

為了解決以上技術問題，本發明提供了一種半導體器件及其制造方法。

第一方面，提供一種半導體器件，該半導體器件包括：阻變層；位于阻變層兩側的第一電極和第二電極，其中，第一電極包括至少兩種電極材料形成的多層級平板結構，多層級平板結構的每一層均與第二電極垂直相對。

示例性的，在第一電極上方和阻變層下方還設置有硬掩模。

示例性的，至少兩種電極材料形成的多層級平板結構，包括至少兩種電極材料交替堆疊形成的多層級平板結構。

示例性的，至少兩種電極材料交替堆疊形成的多層級平板結構，包括Ti/TiN交替堆疊形成的多層級平板結構。

示例性的，第二電極分為兩個電極，兩個電極分別位于阻變層的兩個外側。

示例性的，第一電極和第二電極中均設置有熱增強層。

示例性的，熱增強層的材料為TaN。

第二方面，提供一種半導體器件的制造方法，該方法包括：獲取一帶有金屬互聯部件的襯底；在襯底上沉積至少兩種電極材料形成多層級平板結構的第一電極層；對第一電極層進行圖案化處理得到第一電極；在第一電極之上形成阻變層，使阻變層覆蓋在第一電極的頂部和側面；在阻變層之上形成第二電極，使多層級平板結構的每一層均與第二電極垂直相對。

示例性的，在襯底上沉積至少兩種電極材料形成多層級平板結構的第一電極層，包括：在襯底上交替沉積至少兩種電極材料形成多層級平板結構的第一電極層。

示例性的，在對第一電極層進行圖案化處理得到第一電極的過程中，該方法還包括：在第一電極之上沉積硬掩模。