[發明專利]一種半導體器件及其制造方法

在審

• 申請號: 202011336044.3
• 申請日: 2020-11-25
• 公開（公告）號: CN112467029A
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 邱泰瑋;沈鼎瀛;康賜俊;劉宇
• 申請（專利權）人: 廈門半導體工業技術研發有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00
• 代理公司: 北京樂知新創知識產權代理事務所(普通合伙) 11734
• 代理人: 江宇

本發明公開了一種半導體器件及其制造方法，該半導體器件的頂電極和底電極中至少有一個電極包括多種電極材料所形成的多層級結構，且多層級結構中的每一層均與阻變層平行。采用上述結構可使多層級結構中每一層電極材料薄膜的厚度變薄，減少晶柱的產生，使電極表面更為光滑和平整，進而使導電細絲在形成時分布更為均勻；此外，上述結構因為粒徑更小，更易于通過沉積各層電極材料的過程填補上一層電極材料中的縫隙，且每一層均與所述阻變層平行，可形成阻攔氧逃逸的多層屏障，增強了產品的耐用性。

技術領域

本發明涉及半導體技術領域，尤其涉及一種半導體器件及其制造方法。

背景技術

現有技術中，阻變式存儲器(RRAM，Resistive Random Access Memory)是當前最具應用前景的下一代非易失性存儲器之一，與傳統浮柵閃存相比，在器件結構、速度、可縮性、三維集成潛力等方面都具有明顯的優勢。

RRAM的基本結構為金屬-絕緣體-金屬(MIM)結構，通常包括底電極、阻變層和頂電極。其中，頂電極和底電極一般都采用沉積單層金屬薄膜的工藝制造而成，如此形成的電極結構為晶柱，且在每個晶柱鄰接處會有縫隙。因此，在電場作用下發生氧化反應后，氧很容易從這些縫隙處向外逃逸，從而會縮短RRAM的使用壽命、降低了RRAM的耐用性。此外，晶柱結構還會造成電極表面粗糙，在形成導電細絲(filament)時，導電細絲的分布較不均勻，導致RRAM阻變參數的離散性大，穩定性差。

由此可見，如何克服晶柱結構的電極所帶來的上述問題，進一步減少氧逃逸、提高導電細絲形成的均勻性是尚待解決的一個技術問題。

發明內容

為了解決以上技術問題，本發明提供了一種半導體器件及其制造方法。

第一方面，提供一種半導體器件，該半導體器件包括：阻變層；位于阻變層上下兩側的第一電極和第二電極，其中，第一電極和/或第二電極包括至少兩種電極材料形成的多層級結構，且多層級結構中的每一層均與阻變層平行。

示例性的，至少兩種電極材料形成的多層級結構包括至少兩種電極材料交替堆疊形成的多層級結構。

示例性的，至少兩種電極材料交替堆疊形成的多層級結構包括Ti/TiN交替堆疊形成的多層級結構。

第二方面，提供一種半導體器件的制造方法，該方法包括：獲取一帶有金屬互聯部件的襯底；在襯底上形成第一電極層，其中，第一電極層包括至少兩種電極材料形成的多層級結構，且多層級結構中的每一層均與阻變層平行；在第一電極層之上形成阻變層；在阻變層之上形成第二電極層；對第一電極層、阻變層和第二電極層進行圖案化處理。

示例性的，在襯底上形成第一電極層，其中，第一電極層為至少兩種電極材料形成的多層級結構，包括：在襯底上交替沉積至少兩種電極材料以形成第一電極層。

示例性的，沉積包括物理氣相沉積。

示例性的，在第一電極層之上形成阻變層之后，該方法還包括：在阻變層之上沉積阻氧層。

示例性的，在阻變層之上形成第二電極層之前，該方法還包括：沉積抓氧層。

第三方面，提供一種半導體器件的制造方法，該方法包括：獲取一帶有金屬互聯部件的襯底；在襯底上形成第一電極層；在第一電極層之上形成阻變層；在阻變層之上形成第二電極層，其中，第二電極層為至少兩種電極材料形成的多層級結構，且多層級結構中的每一層均與阻變層平行；對第一電極層、阻變層和第二電極層進行圖案化處理。