[發(fā)明專利]管線式模擬數(shù)字轉(zhuǎn)換器的控制電路

在審

• 申請(qǐng)?zhí)枺?/td>: 202011332802.4
• 申請(qǐng)日: 2020-11-24
• 公開（公告）號(hào): CN114553235A
• 公開（公告）日: 2022-05-27
• 發(fā)明（設(shè)計(jì)）人: 張盼;劉凱尹;黃詩雄;王維駿
• 申請(qǐng)（專利權(quán)）人: 瑞昱半導(dǎo)體股份有限公司
• 主分類號(hào): H03M1/34
• 分類號(hào): H03M1/34
• 代理公司: 北京市立方律師事務(wù)所 11330
• 代理人: 李娜

一種管線式模擬數(shù)字轉(zhuǎn)換器的控制電路。管線式模擬數(shù)字轉(zhuǎn)換器包括乘法數(shù)字模擬轉(zhuǎn)換器，且乘法數(shù)字模擬轉(zhuǎn)換器包括電容器。控制電路包括第一至第六開關(guān)，以及第一及第二緩沖電路。第一及第二開關(guān)分別耦接于電容器的一端與第一及第二參考電壓之間。第一及第二緩沖電路的輸出端分別耦接第一及第二開關(guān)。第一緩沖電路的輸入端通過第三開關(guān)耦接第三參考電壓，或通過第五開關(guān)接收控制信號(hào)。第二緩沖電路的輸入端通過第四開關(guān)耦接第四參考電壓，或通過第六開關(guān)接收控制信號(hào)。第一參考電壓不等于第二參考電壓，且第一開關(guān)及第二開關(guān)不同時(shí)導(dǎo)通。

技術(shù)領(lǐng)域

本案是關(guān)于模擬數(shù)字轉(zhuǎn)換器(analog-to-digital converter,ADC)，尤其是關(guān)于管線式模擬數(shù)字轉(zhuǎn)換器(pipeline ADC或pipelined ADC)的控制電路。

背景技術(shù)

圖1為已知的管線式模擬數(shù)字轉(zhuǎn)換器100，包括多個(gè)串聯(lián)連接的運(yùn)算級(jí)110、末端模擬數(shù)字轉(zhuǎn)換器120以及數(shù)字校正電路130。差分輸入信號(hào)V_in經(jīng)過多級(jí)的比較、相減及放大等運(yùn)算，最后由數(shù)字校正電路130對(duì)每一運(yùn)算級(jí)110的輸出以及末端模擬數(shù)字轉(zhuǎn)換器120的輸出進(jìn)行校正后，產(chǎn)生數(shù)字碼D，數(shù)字碼D即差分輸入信號(hào)V_in經(jīng)模擬數(shù)字轉(zhuǎn)換后的結(jié)果。管線式模擬數(shù)字轉(zhuǎn)換器100的動(dòng)作原理為本技術(shù)領(lǐng)域具有通常知識(shí)者所熟知，故不再贅述。

圖2為圖1中任一個(gè)運(yùn)算級(jí)110的功能方塊圖。運(yùn)算級(jí)110包括子模擬數(shù)字轉(zhuǎn)換器112、鎖存電路114(亦可稱為存取電路(storage circuit))、編碼器116以及乘法數(shù)字模擬轉(zhuǎn)換器(Multiplying Digital-to-Analog Converter,MDAC)118。子模擬數(shù)字轉(zhuǎn)換器112包括多個(gè)比較器(或量化器)，這些比較器(或量化器)將差分輸入信號(hào)V_in與多個(gè)預(yù)設(shè)電壓(V_R1至V_Rn)比較。比較器(或量化器)的個(gè)數(shù)及預(yù)設(shè)電壓的個(gè)數(shù)(即n值)與管線式模擬數(shù)字轉(zhuǎn)換器100的位數(shù)有關(guān)。

因?yàn)楸容^器(或量化器)的結(jié)果無法長(zhǎng)時(shí)間維持，所以子模擬數(shù)字轉(zhuǎn)換器112的輸出端耦接鎖存電路114，鎖存電路114用來暫存比較器(或量化器)的結(jié)果(即子模擬數(shù)字轉(zhuǎn)換器112的輸出值)。

編碼器116用來編碼比較器(或量化器)的結(jié)果，并產(chǎn)生數(shù)字信號(hào)b。乘法數(shù)字模擬轉(zhuǎn)換器118在放大階段基于數(shù)字信號(hào)b來選擇參考電壓V_REF+、參考電壓V_REF-和/或電壓V_{CM_REF}，電壓V_{CM_REF}為參考電壓V_REF+及參考電壓V_REF-的共模電壓。乘法數(shù)字模擬轉(zhuǎn)換器118在采樣階段對(duì)差分輸入信號(hào)V_in進(jìn)行采樣，并且在放大階段對(duì)差分輸入信號(hào)V_in進(jìn)行減法及乘法運(yùn)算以輸出差分輸出信號(hào)V_out。差分輸出信號(hào)V_out成為下一個(gè)運(yùn)算級(jí)110或末端模擬數(shù)字轉(zhuǎn)換器120的差分輸入信號(hào)。在某些情況下，乘法數(shù)字模擬轉(zhuǎn)換器118只需要參考電壓V_REF+及參考電壓V_REF-，而不需要電壓V_{CM_REF}。

然而，因?yàn)槌朔〝?shù)字模擬轉(zhuǎn)換器118與子模擬數(shù)字轉(zhuǎn)換器112之間至少存在鎖存電路114(有時(shí)編碼器116可省略)，所以子模擬數(shù)字轉(zhuǎn)換器112的輸出值必須經(jīng)過一些門延遲(gate delay)才能到達(dá)乘法數(shù)字模擬轉(zhuǎn)換器118。這些門延遲使乘法數(shù)字模擬轉(zhuǎn)換器118無法利用完整的放大階段，造成乘法數(shù)字模擬轉(zhuǎn)換器118的運(yùn)算放大器的耗電面積增加。

發(fā)明內(nèi)容

鑒于先前技術(shù)的不足，本案目的之一在于提供一種管線式模擬數(shù)字轉(zhuǎn)換器的控制電路，以改善先前技術(shù)的不足。