[發明專利]一種PD快充PWM芯片的電磁兼容頻率源

在審

• 申請號: 202011331669.0
• 申請日: 2020-11-24
• 公開（公告）號: CN112511159A
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 易長根
• 申請（專利權）人: 深圳伊凡微電子有限公司
• 主分類號: H03L7/18
• 分類號: H03L7/18;H03L7/099;H03K7/08;H02M1/08
• 代理公司: 成都正華專利代理事務所(普通合伙) 51229
• 代理人: 李蕊

1.一種PD快充PWM芯片的電磁兼容頻率源，其特征在于，包括：電壓偏置電路、計時頻率振蕩電路、N位計數電路和主振蕩電路；

所述電壓偏置電路分別與計時頻率振蕩電路和主振蕩電路連接，用于產生MOS管柵極電壓偏置；所述計時頻率振蕩電路的時鐘輸出端與N位計數電路的時鐘輸入端連接，用于產生N位計數電路的基準頻率；所述N位計數電路與主振蕩電路連接，用于產生增計數模式的N位自增數據，控制主振蕩電路，持續性地微調其頻率輸出；所述電壓偏置電路的供電端VDD分別與計時頻率振蕩電路的供電端VDD和主振蕩電路的供電端VDD連接，并作為電磁兼容頻率源的直流供電端；所述計時頻率振蕩電路的3.5V輸入端與主振蕩電路的3.5V輸入端連接，并作為電磁兼容頻率源的第一輸入端；所述計時頻率振蕩電路的1.5V輸入端與主振蕩電路的1.5V輸入端連接，并作為電磁兼容頻率源的第二輸入端；所述主振蕩電路的clk端作為電磁兼容頻率源的輸出端。

2.根據權利要求1所述的PD快充PWM芯片的電磁兼容頻率源，其特征在于，所述電壓偏置電路包括：電流源I1、NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、PMOS管M5和PMOS管M6；

所述電流源I1的一端與PMOS管M6的源極連接，并作為電壓偏置電路的供電端VDD；所述電流源I1的另一端分別與NMOS管M1的漏極、NMOS管M1的柵極和NMOS管M4的柵極連接，并作為電壓偏置電路的V2端；所述NMOS管M2的漏極分別與NMOS管M1的源極、NMOS管M2的柵極和NMOS管M3的柵極連接，并作為電壓偏置電路的V1端；所述PMOS管M5的源極分別與PMOS管M6的漏極和PMOS管M6的柵極連接，并作為電壓偏置電路的V4端；所述PMOS管M5的漏極分別與PMOS管M5的柵極和NMOS管M4的漏極連接，并作為電壓偏置電路的V3端；所述NMOS管M3的漏極與NMOS管M4的源極連接，其源極與NMOS管M2的源極連接，并接地。

3.根據權利要求2所述的PD快充PWM芯片的電磁兼容頻率源，其特征在于，所述計時頻率振蕩電路包括：PMOS管M7、PMOS管M8、PMOS管M9、NMOS管M10、PMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14、電容C1、比較器U1、比較器U2、反相器U3、或非門U4、或非門U5、反相器U6、反相器U7和反相器U8；

所述PMOS管M7的源極作為計時頻率振蕩電路的供電端VDD，其漏極與PMOS管M8的源極連接，其柵極作為計時頻率振蕩電路的V4端，并與電壓偏置電路的V4端連接；所述PMOS管M8的漏極分別與PMOS管M9的源極和NMOS管M10的源極連接，其柵極作為計時頻率振蕩電路的V3端，并與電壓偏置電路的V3端連接；所述PMOS管M9的漏極分別與NMOS管M10的漏極、PMOS管M11的源極、NMOS管M12源極、電容C1的上極板、比較器U1的同相端和比較器U2的同相端連接，其柵極分別與NMOS管M12的柵極和反相器U8的輸出端連接；所述PMOS管M11的漏極分別與NMOS管M12的漏極和NMOS管M13的漏極連接，其柵極分別與NMOS管M10的柵極、反相器U7的輸出端和反相器U8的輸入端連接；所述NMOS管M13的源極與NMOS管M14的漏極連接，其柵極作為計時頻率振蕩電路的V2端，并與電壓偏置電路的V2端連接；所述NMOS管M14的源極接地，其柵極作為計時頻率振蕩電路的V1端，并與電壓偏置電路的V1端連接；所述電容C1的下極板接地；所述或非門U4的第一輸入端與比較器U1的輸出端連接，其第二輸入端分別與或非門U5的輸出端和反相器U7的輸入端連接，其輸出端分別與反相器U6的輸入端和或非門U5的第一輸入端連接；所述反相器U3的輸入端與比較器U2的輸出端連接，其輸出端與或非門U5的第二輸入端連接；所述反相器U6的輸出端作為計時頻率振蕩電路的時鐘輸出端；所述比較器U1的反相端作為計時頻率振蕩電路的3.5V輸入端；所述比較器U2的反相端作為計時頻率振蕩電路的1.5V輸入端。