[發明專利]一種適用于復雜數?；旌舷到y的電源啟動時序自控制電路

有效

• 申請號: 202011331209.8
• 申請日: 2020-11-24
• 公開（公告）號: CN112398328B
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 馬婷;龔科;劉潔;蔣麗鳳;邢建麗;戴璐
• 申請（專利權）人: 西安空間無線電技術研究所
• 主分類號: H02M1/36
• 分類號: H02M1/36;H02M3/00
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 陳鵬

本申請公開了一種適用于復雜數模混合系統的電源啟動時序自控制電路，該電路包括：復雜數模混合系統中的多種集成電路、供電模塊以及無源延遲網絡；其中，多種集成電路，包括數字處理器、數?；旌掀鳌r鐘分配器以及專用器件；供電模塊，包括開關電源，線性穩壓器以及專用供電模塊，開關電源用于為數字處理器以及數字混合器的數字部分供電，線性穩壓器用于為數字混合器的模擬部分供電，專用供電模塊用于為時鐘分配器或專用器件供電；無源延遲網絡，包括電阻和電容，與開關電源連接，用于控制開關電源根據預設的啟動時序啟動，其中，電阻值和電容值是根據開關電源的使能端預設門限電平設置的。本申請解決了現有技術中電路設計較為復雜的技術問題。

技術領域

本申請涉及電子電路技術領域，尤其涉及一種適用于復雜數模混合系統的電源啟動時序自控制電路。

背景技術

隨著通信系統規模不斷擴大，高速模數混合處理系統中集成多種數字處理器、高速數模混合器件或專用器件，電源作為各種集成電路的電能供給源頭，是整個系統正常啟動的先決條件，嚴格的控制上電時序能夠保證系統進入良好的工作狀態。目前，系統開關機過程中對電源的啟動時序控制主要有如下兩種：

第一種，使用電源時序控制芯片或可編程邏輯器件CPLD實現系統電源啟動時序，具體的，在電源模塊與多種數字處理器、高速數模混合器件或專用器件之間設置電源時序控制芯片或可編程邏輯器件CPLD，通過電源時序控制芯片或可編程邏輯器件CPLD產生具有特定時序的數字電平信號，通過該數字電平信號來控制各個電源模塊的使能端，達到精確控制各電源模塊啟動時序的目的。但是，通過該方式對電源的啟動時序控制需要增加額外的電源時序控制芯片或可編程器件，以及需要增加電源時序控制芯片或可編程器件的供電電路，導致系統電源電路設計更加復雜，系統可靠性差。

第二種，利用RC延遲單元控制電源控制上電時序。該方式主要過程為：利用分立式無源器件設計RC延遲電路控制電源模塊的軟啟動引腳，調節各輸出電壓的上升速度，控制各延遲電路的延時時間間隔，實現各電源模塊特定的啟動時序。但是，由于多數電源模塊并不具備軟啟動功能，對電源芯片軟啟動功能的使得對電源模塊的選擇受限；其次，通過這種方式調節電源模塊的數量有限，且調節步進有限，故不能滿足復雜數字系統中多種電源的時序控制。

因此，如何在滿足復雜數字系統中多種電源的時序控制要求條件下，降低系統電路設計的復雜度成為亟待解決的問題。

發明內容

本申請解決的技術問題是：針對現有技術中系統電路設計較為復雜的問題，本申請提供了一種適用于復雜數模混合系統的電源啟動時序自控制電路，本申請實施例所提供的方案中，不僅可以通過開關電源為數字處理器以及數模混合器的數字部分供電，線性穩壓器為數?；旌掀鞯哪M部分供電，以及專用供電模塊為時鐘分配器或專用器件供電；還可以通過無源延遲網絡對開關電源自動啟動時序進行控制，不僅能避免在對電源的啟動時序控制需要增加額外的電源時序控制芯片或可編程器件，以及需要增加電源時序控制芯片或可編程器件的供電電路，還可以實現對開關電源時序的精確控制，進而簡化系統電源電路設計復雜性以及提高系統可靠性。

第一方面，本申請實施例提供一種適用于復雜數?；旌舷到y的電源啟動時序自控制電路，該電路包括：復雜數?；旌舷到y中的多種集成電路、供電模塊以及無源延遲網絡；其中，

所述多種集成電路，包括數字處理器、數?；旌掀?、時鐘分配器以及專用器件；

所述供電模塊，包括開關電源，線性穩壓器以及專用供電模塊，所述開關電源用于為所述數字處理器以及所述數?；旌掀鞯臄底植糠止╇姡鼍€性穩壓器用于為所述數?；旌掀鞯哪M部分供電，所述專用供電模塊用于為所述時鐘分配器或所述專用器件供電；

所述無源延遲網絡，包括電阻和電容，與所述開關電源連接，用于控制所述開關電源根據預設的啟動時序啟動，其中，電阻值和電容值是根據所述開關電源的使能端預設門限電平設置的。