[發(fā)明專利]一種數(shù)字輸入輸出電路測(cè)試方法、系統(tǒng)、終端及存儲(chǔ)介質(zhì)

在審

• 申請(qǐng)?zhí)枺?/td>: 202011327922.5
• 申請(qǐng)日: 2020-11-24
• 公開(kāi)（公告）號(hào): CN112463484A
• 公開(kāi)（公告）日: 2021-03-09
• 發(fā)明（設(shè)計(jì)）人: 張含
• 申請(qǐng)（專利權(quán)）人: 蘇州浪潮智能科技有限公司
• 主分類號(hào): G06F11/22
• 分類號(hào): G06F11/22
• 代理公司: 濟(jì)南舜源專利事務(wù)所有限公司 37205
• 代理人: 孫玉營(yíng)

1.一種數(shù)字輸入輸出電路測(cè)試方法，其特征在于，包括：

預(yù)先設(shè)置數(shù)字輸入輸出電路的針腳電平調(diào)整方案，并設(shè)置調(diào)整方案的對(duì)應(yīng)期望電平信號(hào)；

對(duì)所述數(shù)字輸入輸出電路的針腳執(zhí)行所述調(diào)整方案；

通過(guò)傳感器采集所述數(shù)字輸入輸出電路的實(shí)際電平信號(hào)；

判斷所述實(shí)際電平信號(hào)與對(duì)應(yīng)期望電平信號(hào)是否一致，若一致則判定測(cè)試通過(guò)。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述預(yù)先設(shè)置數(shù)字輸入輸出電路的針腳電平調(diào)整方案，包括：

根據(jù)針腳編號(hào)將所述數(shù)字輸入輸出電路的針腳劃分為奇數(shù)組和偶數(shù)組；

將奇數(shù)組針腳為低電平、偶數(shù)組針腳為高電平設(shè)置為第一方案，并生成第一方案的第一期望電平信號(hào)；

將奇數(shù)組針腳和偶數(shù)組針腳均為高電平設(shè)置為第二方案，并生成第二方案的第二期望電平信號(hào)；

將奇數(shù)組針腳為高電平、偶數(shù)組針腳為低電平設(shè)置為第三方案，并生成第三方案的第三期望電平信號(hào)；

將奇數(shù)組針腳和偶數(shù)組針腳均為低電平設(shè)置為第四方案，并生成第四方案的第四期望電平信號(hào)。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述對(duì)數(shù)字輸入輸出電路的針腳執(zhí)行所述調(diào)整方案，包括：

依次執(zhí)行第一方案、第二方案、第三方案和第四方案。

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述通過(guò)傳感器采集所述數(shù)字輸入輸出電路的實(shí)際電平信號(hào)，包括：

通過(guò)傳感器采集所述數(shù)字輸入輸出電路的針腳電位組合；

將所述電位組合轉(zhuǎn)換為16進(jìn)制的實(shí)際電平信號(hào)。

5.一種數(shù)字輸入輸出電路測(cè)試系統(tǒng)，其特征在于，包括：

方案預(yù)設(shè)單元，配置用于預(yù)先設(shè)置數(shù)字輸入輸出電路的針腳電平調(diào)整方案，并設(shè)置調(diào)整方案的對(duì)應(yīng)期望電平信號(hào)；

方案執(zhí)行單元，配置用于對(duì)所述數(shù)字輸入輸出電路的針腳執(zhí)行所述調(diào)整方案；

信號(hào)采集單元，配置用于通過(guò)傳感器采集所述數(shù)字輸入輸出電路的實(shí)際電平信號(hào)；

信號(hào)比對(duì)單元，配置用于判斷所述實(shí)際電平信號(hào)與對(duì)應(yīng)期望電平信號(hào)是否一致，若一致則判定測(cè)試通過(guò)。

6.根據(jù)權(quán)利要求5所述的系統(tǒng)，其特征在于，所述方案預(yù)設(shè)單元包括：

針腳分組模塊，配置用于根據(jù)針腳編號(hào)將所述數(shù)字輸入輸出電路的針腳劃分為奇數(shù)組和偶數(shù)組；

第一設(shè)置模塊，配置用于將奇數(shù)組針腳為低電平、偶數(shù)組針腳為高電平設(shè)置為第一方案，并生成第一方案的第一期望電平信號(hào)；

第二設(shè)置模塊，配置用于將奇數(shù)組針腳和偶數(shù)組針腳均為高電平設(shè)置為第二方案，并生成第二方案的第二期望電平信號(hào)；

第三設(shè)置模塊，配置用于將奇數(shù)組針腳為高電平、偶數(shù)組針腳為低電平設(shè)置為第三方案，并生成第三方案的第三期望電平信號(hào)；

第四設(shè)置模塊，配置用于將奇數(shù)組針腳和偶數(shù)組針腳均為低電平設(shè)置為第四方案，并生成第四方案的第四期望電平信號(hào)。

7.根據(jù)權(quán)利要求6所述的系統(tǒng)，其特征在于，所述方案執(zhí)行單元包括：

依次執(zhí)行模塊，配置用于依次執(zhí)行第一方案、第二方案、第三方案和第四方案。

8.根據(jù)權(quán)利要求5所述的系統(tǒng)，其特征在于，所述信號(hào)采集單元包括：

電位采集模塊，配置用于通過(guò)傳感器采集所述數(shù)字輸入輸出電路的針腳電位組合；

信號(hào)轉(zhuǎn)換模塊，配置用于將所述電位組合轉(zhuǎn)換為16進(jìn)制的實(shí)際電平信號(hào)。

9.一種終端，其特征在于，包括：

處理器；

用于存儲(chǔ)處理器的執(zhí)行指令的存儲(chǔ)器；

其中，所述處理器被配置為執(zhí)行權(quán)利要求1-4任一項(xiàng)所述的方法。

10.一種存儲(chǔ)有計(jì)算機(jī)程序的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，該程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)如權(quán)利要求1-4中任一項(xiàng)所述的方法。